Questões Concurso Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC

#Questão 414005 - Engenharia Elétrica, Eletrônica Digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

No contexto de design for debug and diagnosis (DFD), faz-se as seguintes afirmações.

I. O processo de diagnóstico e debug exige um alto grau de controlabilidade e observabilidade dos nós internos de um circuito de forma que muitas das técnicas de DFT como scan são ajustadas para este fim. Exemplos deste tipo de técnicas especialmente ajustadas para diagnóstico e debug são blocos lógicos e sinais de relógio reconfiguráveis.

II. A única forma de extrair as informações de debug e diagnóstico é através de cadeias de scan dedicadas para isto.

III. Pode-se empregar de focused ion beam (FIB) para a edição ou pequenos consertos em um circuito integrado visando isolar ou corrigir possíveis defeitos.

A) Apenas I é verdadeira.

B) Apenas II é verdadeira.

C) Apenas I e II verdadeiras.

D) Apenas I e III verdadeira.

E) I, II e III são verdadeiras.

#Questão 414007 - Engenharia Elétrica, Eletrônica Digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Em aplicações onde são usadas técnicas de DFT baseadas em BIST – built-in self test deve-se ter especial atenção ao processo de aplicação do teste em si. No caso de memórias, uma das técnicas aplicadas para o auto-teste em baixa potência é:

A) O espaçamento entre os ciclos de leitura e escrita.

B) A aplicação do teste no tempo em que a memória não está sendo acessada.

C) A modificação dos testes convencionais de memória reordenando o endereçamento para evitar ao máximo as transições nas linhas de endereço sem perder a cobertura de falhas.

D) O emprego do menor número de transições nos bits da memória.

E) Nenhuma das descritas anteriormente.

#Questão 425262 - Engenharia Eletrônica, Geral, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

#Questão 425264 - Engenharia Eletrônica, Geral, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

A metodologia DMADV do Programa de Qualidade Seis Sigma é focada na criação de novos projetos de produtos e processos. Essa metodologia é composta de 5 (cinco) fases. Assinale a alternativa que NÃO constitui uma fase da metodologia DMADV.

A) Medir.

B) Controlar.

C) Analisar.

D) Projetar.

E) Verificar.

#Questão 425266 - Engenharia Eletrônica, Geral, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

A palavra das 5 (cinco) existentes na metodologia de trabalho 5S, que tem como objetivo particular incentivar esforços de aprimoramento, é

A) classificação (Seiri).

B) limpeza (Seiso).

C) normalização (Seiketsu)

D) manutenção (Shitsuke).

E) ordem (Seiton).

Questões Concurso Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC

Pesquise questões de concurso nos filtros abaixo