Questões de Engenharia Eletrônica do ano 2004

Pesquise questões de concurso nos filtros abaixo

Listagem de Questões de Engenharia Eletrônica do ano 2004

#Questão 424730 - Engenharia Eletrônica, Geral, CESPE / CEBRASPE, 2004, MCT, Tecnologista Pleno 2 (Código B4)

No que se refere ao teste de circuitos integrados, julgue os itens subseqüentes.

Falhas permanentes ocorrem devido a defeitos de fabricação e, ao contrário de falhas intermitentes, podem ser determinadas pelos testes offline de produção.

#Questão 424731 - Engenharia Eletrônica, Geral, CESPE / CEBRASPE, 2004, MCT, Tecnologista Pleno 2 (Código B4)

No que se refere ao teste de circuitos integrados, julgue os itens subseqüentes.

No circuito abaixo, o vetor (A, B, C, D) = (0, 1, 1, 0) detecta a falha A s-a-1.

#Questão 424732 - Engenharia Eletrônica, Geral, CESPE / CEBRASPE, 2004, MCT, Tecnologista Pleno 2 (Código B4)

No que se refere ao teste de circuitos integrados, julgue os itens subseqüentes.

A simulação de falhas consiste na simulação da ocorrência de falhas de determinado modelo, comparando-se o resultado do teste com o da simulação sem falhas. Essa simulação pode ser corretamente utilizada para a verificação da cobertura de falhas, isto é, do percentual de falhas detectadas por estímulos aplicados.

#Questão 424733 - Engenharia Eletrônica, Geral, CESPE / CEBRASPE, 2004, MCT, Tecnologista Pleno 2 (Código B4)

No que se refere ao teste de circuitos integrados, julgue os itens subseqüentes.

A geração automática de vetores de teste é um processo que produz os vetores de saída correspondentes aos estímulos fornecidos, necessários à determinação da cobertura de falhas.

#Questão 424734 - Engenharia Eletrônica, Geral, CESPE / CEBRASPE, 2004, MCT, Tecnologista Pleno 2 (Código B4)

No que se refere ao teste de circuitos integrados, julgue os itens subseqüentes.

A técnica do boundary-scan é a base da norma de teste IEEE 1149.1, adotada em diversos produtos no mercado, e é composta, basicamente, de um registrador de instruções, um registrador de dados de teste, uma porta de acesso à infra-estrutura de teste (TAP) e seu controlador.

Navegue em mais matérias e assuntos

{TITLE}

{CONTENT}

{TITLE}

{CONTENT}
Estude Grátis