Questões Concurso Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC

#Questão 408266 - Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

A linguagem VerilogAMS HDL (Analog and Mixed-Signal Extensions to Verilog Hardware Description Language) estende as características de uma linguagem de modelagem digital para prover uma linguagem unificada com semânticas analógicas e digitais e com compatibilidade retroativa. A respeito da linguagem VerilogAMS HDL, a afirmação FALSA é que contém as informações de que

A) números reais discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números reais.

B) números inteiros discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números inteiros.

C) números inteiros discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números reais.

D) bits discretos e agrupamentos de bits (ex.: barramentos) somente são acessados por variáveis no contexto contínuo (analógico) como números inteiros.

E) o acesso de variáveis a agrupamentos discretos com mais de 31 bits não é permitido.

#Questão 408268 - Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Considere a operação do software Analog Design Environment a partir da sua janela principal. Deseja-se configurar um estímulo a um circuito. Sobre essa ação, considere as alternativas abaixo. A alternativa FALSA é a que diz que

A) os estímulos podem ser configurados na guia “Analyses - Stimuli” na janela de simulação.

B) a adição de símbolos de fontes de estímulos ao esquemático os introduz automaticamente.

C) os estímulos podem ser configurados na guia “Setup - Stimuli” na janela de simulação.

D) os estímulos podem ser configurados isoladamente e salvos em um arquivo de estímulos.

E) o campo “Function” da guia “Setup - Stimuli”, acessível a partir da janela de simulação, possibilita a seleção de vários formatos de onda para os estímulos.

#Questão 408269 - Engenharia Elétrica, Eletrônica Analógica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Seja um transistor nMOS (Metal-Óxido-Semicondutor tipo “n”) com contatos de tamanho unitário em um processo de 0,6 μm. Considere as características do transistor: capacitância de junção = 15 fF/μm²; coeficiente de gradação de junção = 0,5; distribuição periférica de capacitância = 5 fF/μm; coeficiente de gradação periférica de junção = 0,5 e potencial elétrico intrínseco à temperatura ambiente = 1 V. Assuma, ainda, que o substrato esteja aterrado e que a tensão de polarização no dreno seja V_DD = 8 V. A partir das informações apresentadas, pode-se afirmar que a capacitância parasita de difusão no dreno do transistor é igual a

A) 20 fF.

B) 9 fF.

C) 180 fF.

D) 200 fF.

E) 18 fF.

#Questão 408274 - Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

A única diferença entre os flip-flops JK e RS, no que concerne ao seu funcionamento, consiste no fato de que

A) para que o flip-flop JK somente mude seu estado na borda de descida da forma de onda CLK (clock) as entradas J e K devem estar em nível alto.

B) para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas R e S devem estar em nível alto.

C) para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas J e K devem estar em nível alto.

D) para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas R e S devem estar em nível baixo.

E) as mudanças de estado do flip-flop JK ocorrem somente na borda de subida da forma de onda CLK (clock).

#Questão 408276 - Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

As seguintes assertivas constituem características comuns aos contadores síncronos em anel e em anel torcido ou de Johnson, EXCETO:

A) retornam ao estado inicial após atingirem seus limites de contagem.

B) são mais lentos se comparados aos demais contadores síncronos.

C) são mais rápidos se comparados aos demais contadores síncronos.

D) possuem um único relógio (clock) comum a todos os flip-flops.

E) é definido seu módulo pelo número de flip-flops.

Questões Concurso Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC

Pesquise questões de concurso nos filtros abaixo