Questões de Engenharia de Telecomunicações da FUNRIO

Pesquise questões de concurso nos filtros abaixo

Listagem de Questões de Engenharia de Telecomunicações da FUNRIO

A Malha Amarrada por Fase (PLL – Phase Locked Loop) é um circuito integrado analógico utilizado numa ampla variedade de aplicações como, por exemplo, decodificadores FSK. Sobre os PLL, NÃO é correto afirmar que

Considerando as etapas básicas do processo de fabricação CMOS (Complementary Metal-Oxide-Semiconductor) cavidade “n”, a etapa ou passo na qual são definidas as regiões ativas do dispositivo CMOS chama-se:

Os disparos parasitários ou latch-ups constituem um tipo particular de curto-circuito criado inadvertidamente em circuitos integrados pelo estabelecimento de um caminho de baixa impedância entre os trilhos de alimentação do circuito do MOSFET (transistor de efeito de campo tipo metal-óxido-semicondutor). A estrutura parasita estabelecida pelo latch-up é equivalente ao seguinte tiristor:

A linguagem VerilogAMS HDL (Analog and Mixed-Signal Extensions to Verilog Hardware Description Language) estende as características de uma linguagem de modelagem digital para prover uma linguagem unificada com semânticas analógicas e digitais e com compatibilidade retroativa. A respeito da linguagem VerilogAMS HDL, a afirmação FALSA é que contém as informações de que

Considere a operação do software Analog Design Environment a partir da sua janela principal. Deseja-se configurar um estímulo a um circuito. Sobre essa ação, considere as alternativas abaixo. A alternativa FALSA é a que diz que

Navegue em mais matérias e assuntos

{TITLE}

{CONTENT}

{TITLE}

{CONTENT}
Estude Grátis