Questões Concurso Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC

#Questão 413779 - Engenharia Elétrica, Microeletrônica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Um circuito integrado CMOS arbitrário possui substrato do tipo p coberto com uma camada epitaxial do tipo p, e a possibilidade de poços n contidos dentro da camada epitaxial. Qual das afirmativas abaixo é falsa?

A) A camada epitaxial deve estar sempre conectada ao menor potencial praticado no chip.

B) Um poço n com transistor FET dentro de si deve estar sempre conectado ao maior potencial praticado no chip.

C) Deve-se projetar um único transistor PMOS por poço n.

D) O dreno e a fonte de dois transistores PMOS, respectivamente, conectados em série, podem ser projetados sobrepostos.

E) Pode-se projetar um resistor utilizando-se o poço n.

#Questão 413773 - Engenharia Elétrica, Microeletrônica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Em um substrato de silício fortemente dopado com Boro, é crescida uma camada epitaxial fracamente dopada com Boro, dentro da qual pode ser criada uma região denominada poço n. Qual é a principal finalidade do poço n em uma tecnologia CMOS em que se pretende alta densidade de transistores?

A) Possibilitar a criação de dispositivos PMOS.

B) Possibilitar a criação de dispositivos NMOS.

C) Reduzir a possibilidade de interferência de sinal entre transistores vizinhos.

D) Servir como dreno ou fonte para os transistores NMOS.

E) Introduzir dispositivos do tipo diodo retificador no chip.

#Questão 413781 - Engenharia Elétrica, Princípios de Ciências dos Materiais, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

O método das quatro pontas é utilizado para

A) implantação seletiva de dopantes na lâmina de silício.

B) medida da resistividade da lâmina de silício.

C) medida da espessura do óxido de porta.

D) medida das características corrente-tensão de um transistor MOSFET.

E) levantamento das característica capacitância-tensão de capacitores MOS.

#Questão 413783 - Engenharia Elétrica, Microeletrônica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

No projeto de um circuito integrado analógico, frequentemente é necessária a inclusão de capacitores no chip. Em uma tecnologia CMOS padrão com 3 camadas de metal, 2 camadas de polisilício e poço n, qual dos capacitores abaixo tem sua capacitância mais sensível a variações de tensão?

A) Capacitor de placas paralelas polisilício1-polisilício2.

B) Capacitor de placas paralelas metal1-metal3.

C) Capacitor de placas paralelas metal1 – polisilício1.

D) Capacitor MOS no poço n.

E) Capacitor de polisilício2 interdigitado.

#Questão 413784 - Engenharia Elétrica, Microcomputadores, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Para se projetar um pixel de memória flash, não volátil, com dimensões mínimas compatível com tecnologia CMOS é necessário

A) ter uma porta flutuante e uma porta de controle para se obter o tunelamento de portadores de carga.

B) ter duas portas flutuantes para a troca de portadores de carga entre elas.

C) acrescentar uma janela óptica no encapsulamento para a interação com a radiação ultra-violeta (UV).

D) utilizar MOSFETs modo depleção do canal ao invés de MOSFETs modo enriquecimento do canal.

E) utilizar tecnologia SOI (Silicon-on-Insulator).

Questões Concurso Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC

Pesquise questões de concurso nos filtros abaixo