Questões de Engenharia de Telecomunicações do ano 2006

O circuito abaixo é um contador composto por FF – JK da família de circuitos integrados TTL. Considere os FF devidamente alimentados e ativados na descida do pulso de clock. Considere, também, que a saída do contador será um número decimal correspondente ao binário Q_C Q_B Q_A, sendo Q_A o bit menos significativo e que a linha de "partida" está normalmente no nível lógico 1 (um). Após ser fornecido um pulso negativo na linha de partida, é correto afirmar que enviando uma seqüência de pulsos na linha de clock, esse contador segue a seqüência de estado:

A figura acima ilustra a impedância Z, submetida a uma tensão senoidal Vin com sua correspondente corrente Iin. Considerando que a freqüência de operação seja 60 Hz, a impedância Z pode ser modelada por um:

A figura acima ilustra um circuito resistivo, onde . A potência, em watts, dissipada no resistor R é, aproximadamente:

A figura acima ilustra um circuito, onde a fonte encontra-se conectada a uma carga resistiva ajustável. Considere esse circuito em duas situações distintas. Na primeira, deseja-se ajustar a resistência R para que haja a máxima transferência de potência para a Carga 1, assinalada na figura, enquanto na segunda, deseja-se que a máxima transferência de potência ocorra com a Carga 2. Os valores de R, em ohms, que correspondem, respectivamente, a essas situações são