Questões de Engenharia Elétrica do ano 2010

Julgue os itens subsequentes, relativos ao circuito mostrado na figura acima, que é constituído da interconexão de um gerador de corrente alternada, com tensão v_S(t), de amplitude 20 V_RMS, frequência 1 kHz e fase 25^o, e de três elementos de impedância Z₁, Z₂ e Z₃. Para seu julgamento, considere que as amplitudes e fases das três impedâncias sejam, respectivamente, iguais a 10  e 90^o, 20  e 0^o, e 20  e 270^o.

As amplitudes pico-a-pico e as fases da corrente i(t) e da tensão v(t) em regime permanente senoidal são, respectivamente, iguais a 4  e 25^o, e 80 V e -20^o.

A figura acima mostra um modelo de circuito para pequenos sinais e baixas frequências de um amplificador de tensão constituído de um transistor bipolar de junção na configuração emissor-comum. Nesse circuito, considere os seguintes dados: gm  Com base nessas informações, julgue os itens subsequentes.

Para que haja máxima absorção de potência pela carga R_G conectada à saída do circuito amplificador, é necessário que a resistência da carga seja exatamente de 2,5 k.

A figura acima mostra um modelo de circuito para pequenos sinais e baixas frequências de um amplificador de tensão constituído de um transistor bipolar de junção na configuração emissor-comum. Nesse circuito, considere os seguintes dados: gm  Com base nessas informações, julgue os itens subsequentes.

A resistência de entrada do circuito amplificador, designada por R_in, na figura, corresponde exatamente a 20 k.

A figura acima mostra um modelo de circuito para pequenos sinais e baixas frequências de um amplificador de tensão constituído de um transistor bipolar de junção na configuração emissor-comum. Nesse circuito, considere os seguintes dados: gm  Com base nessas informações, julgue os itens subsequentes.

O circuito acima representa uma porta lógica digital implementada com a tecnologia NMOS. Os transistores de chaveamento (com entradas v_A e v_B) são idênticos e do tipo enriquecimento, mas o transistor de carga é do tipo depleção. As tensões de limiar dos transistores de chaveamento e carga são 1 V e -3 V, respectivamente. Para esse circuito, o nível lógico alto (1 digital) é definido como qualquer tensão analógica compreendida entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas peculiaridades:

I se pelo menos um dos transistores de chaveamento operar com entrada em 5 V, a tensão de saída v_O não excederá 0,3 V;

II somente com ambas as entradas simultaneamente no nível lógico baixo, a saída atinge o nível lógico alto.

Com base nessas informações, julgue os itens subsequentes.

Enquanto ambas as entradas v_A e v_B estiverem fixadas no nível lógico baixo, é possível que haja dissipação apreciável de potência pelo circuito.