Questões sobre Eletrônica Analógica

Cada fio de um par de interconexões de 1 mm tem distribuição linear de capacitância de 2,5 fF/μm em relação ao plano de terra representado pelo substrato e 2,5 fF/μm em relação ao fio adjacente. Cada interconexão é ligada a um inversor CMOS com resistência de 20 kΩ. Pode-se afirmar que os retardos de contaminação e de propagação ao longo do caminho das interconexões serão, respectivamente, iguais a: (despreze a capacitância parasita do inversor CMOS e a resistência dos fios)

Um mecanismo de falha de inversores CMOS (Metal-Óxido-Semicondutor Complementar) caracteriza-se pela formação de um retificador controlado de silício (SCR) biestável a partir do acoplamento cruzado de transistores “npn” e “pnp” parasitas, desenvolvendo caminhos de baixa resistência entre o dreno e o corpo dos inversores que normalmente são aterrados. É, então, estabelecida uma malha de realimentação que faz circular uma corrente elevada entre o dreno e o corpo, resultando no desligamento da fonte de alimentação ou no derretimento dos terminais de alimentação. Tal mecanismo de falha denominase:

O software Virtuoso Hierarchy Editor permite ao usuário visualizar vários níveis de um único projeto usando uma tabela ou uma vista em árvore. Assinale uma alternativa que NÃO é passível de ser executada pelo Virtuoso Hierarchy:

Alguns anéis de pad existentes nas entradas de dispositivos CMOS (Metal-Óxido-Semicondutor Complementar) contêm implementações de Schmitt triggers, cuja histerese eleva o ponto de chaveamento quando o sinal de entrada é baixo e o reduz quando o sinal de entrada é alto. A função desse circuito nessas estruturas é

A partir da tela inicial do software Virutoso Layout Editor, é possível acessar a interface gráfica Dracula DRC (Design Rule Checking). Nesta interface, é possível visualizar erros de DRC e investigar suas causas. Para verificar as regras de DRC a partir da interface gráfica Dracula DRC, deve-se executar o seguinte procedimento: