111 Q408343
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Em um código Verilog, considere as entradas a, b e c, respectivamente, com os valores 3’b111, 5’b1x001 e 3’b1zx. O valor de {a, b, c} é de
112 Q408341
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
113 Q408340
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
114 Q408338
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
O número 136, em decimal, pode ser representado, utilizando-se 8 bits em linguagem Verilog, por:
115 Q408336
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Sobre o projeto de chips de circuitos digitais, analise as afirmações a seguir: I) Uma das abordagens de projeto de circuitos digitais é a Top-Down, em que se definem em verilog módulos de alto nível, a serem divididos em níveis menores. II) Durante o projeto de um circuito combinacional, no processo de síntese, é possível, para tal ferramenta, traduzir retardos inseridos em verilog e transformá-los em retardos físicos na implementação do circuito. III) Para se sintetizar um circuito combinacional, usando-se uma diretiva always, é necessário que todas as entradas do módulo façam parte da lista de sensitividade. Assinale a opção que apresenta as apenas afirmativas corretas.
116 Q408334
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
117 Q408333
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
118 Q408331
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Ao se definir em um projeto de um Circuito Integrado de Aplicação Específica (ASIC – “Application Specific Integrated Circuit”) as interconexões dos sinais de relógio (clock), um dos problemas a ser resolvido é o chamado “clock skew”. Dentro desse contexto, analise as asserções a seguir e assinale a opção correta:

I - O “clock skew” ocorre devido à diferença de tamanho dos percursos que o sinal de clock percorre antes de alimentar as células lógicas de um circuito.

II - Na realização das interconexões do sinal de clock de um projeto de um ASIC, podem ser inseridos buffers especiais controlando o atraso inserido em cada linha da árvore de clock.
119 Q408329
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Tendo em vista o fluxo de implementação de um projeto digital de um Circuito Integrado de Aplicação Específica (ASIC – “Application Specific Integrated Circuit”), pode-se afirmar que o processo de “Floorplanning”
120 Q408327
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
O número de flip-flops tipo D necessários para se construir um contador Johnson com módulo 16 é
121 Q408325
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
122 Q408324
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Considere um circuito combinacional decodificador que aceita 32 combinações diferentes de entrada. Para esse circuito, o número de entradas e saídas é, respectivamente,
123 Q408322
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
124 Q408320
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Escolha a alternativa que complete corretamente a seguinte afirmação: “A função lógica ___________ e a __________ implementam a mesma lógica entre os sinais A, B, C e D, uma vez que a segunda é uma simplificação da primeira.
125 Q408319
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Usando a figura da Questão 47, determine o tempo mínimo de atraso na lógica combinacional.
126 Q408316
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Considere os seguintes efeitos:

1) Da variação da espessura do dielétrico entre as camadas de metal.

2) Decréscimo do yield.

3) Aumento das capacitâncias de acoplamento.

4) Degradação do desempenho (tempo).

O metal fiel é uma técnica utilizada para reduzir quantos desses efeitos?
127 Q408314
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Sobre o IR Drop e as técnicas para a minimização do seu impacto, é correto afirmar o seguinte:
128 Q408312
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Com relação às spare cells, pode-se afirmar que:
129 Q408310
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
A 'Síntese Física' é o processo no qual há uma realimentação do projeto físico para a síntese. Sobre essa operação é correto afirmar o seguinte:
130 Q408309
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Com relação à incerteza do clock, considere as afirmativas:

I – O atraso de propagação contribui para a incerteza do clock.

II – O clock skew não influencia na incerteza do clock.

III – O clock jitter contribui para a incerteza do clock.

Está correto APENAS o que se afirma em
131 Q408307
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
132 Q408305
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Uma empresa de CI planeja lançar um microcontrolador que possui diversos periféricos, como conversores AD e DA, SPI, USB, I²C e memórias. Durante a fase de testes em laboratório, detectou-se que o microcontrolador funcionou corretamente com todos os periféricos. Porém, quando os dados foram enviados para USB, mesmo não sendo utilizados, provocaram uma pane geral no chip. O caso descrito pode ser caracterizar como
133 Q408304
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Durante a etapa de síntese, diversas modificações são realizadas na estrutura do circuito para que as restrições do projeto sejam atingidas. Existem também especificações de projeto que são colocadas nessa fase, como multi-cycle path ou false path. Alteram algumas estruturas, mas não a funcionalidade do sistema. As ferramentas de síntese podem gerar um script contendo essas informações, que serão usadas em
134 Q408302
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Com relação às etapas do fluxo de projeto, considere as afirmativas abaixo: I – Floorplanning é o processo de posicionar as células em locais apropriados dentro do chip. II – Na análise estática de tempo (STA), o projetista cria vetores de teste que são simulados utilizando a gate-level netlist para verificar os requisitos de tempo. III – Na etapa de floorplannig ocorre o planejamento das linhas de alimentação do chip. Está correto APENAS o que se afirma em:
135 Q408295
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Sobre retime durante a fase de síntese, pode-se afirmar o seguinte:
136 Q408294
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Sobre clock skew, é correto afirmar que
137 Q408290
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Uma forma de corrigir problemas de violação de hold pode ser o seguinte:
138 Q408287
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Por que a técnica de clock gating afeta substancialmente o consumo de um circuito digital?
139 Q408285
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Em que consiste o efeito “Antenna” e como se pode eliminá-lo?
140 Q408283
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
O que visa a técnica de Multi-supply voltage, e qual o mecanismo empregado?
141 Q408281
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
O que visa a técnica de Multi-Vt, e qual o mecanismo empregado?
142 Q408280
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
A função da entrada ENABLE (habilitar) em um circuito integrado multiplexador é a de
143 Q408278
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Quatro flip-flops JK estão conectados em cascata por suas saídas Q, com suas entradas J e K constantes em nível alto. Se a frequência de relógio no primeiro flip-flop é de 400 kHz e se a entrada de relógio nos flip-flops é invertida, a frequência de saída é igual a
144 Q408276
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
As seguintes assertivas constituem características comuns aos contadores síncronos em anel e em anel torcido ou de Johnson, EXCETO:
145 Q408274
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
A única diferença entre os flip-flops JK e RS, no que concerne ao seu funcionamento, consiste no fato de que
146 Q408272
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
147 Q408268
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Considere a operação do software Analog Design Environment a partir da sua janela principal. Deseja-se configurar um estímulo a um circuito. Sobre essa ação, considere as alternativas abaixo. A alternativa FALSA é a que diz que
148 Q408266
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
A linguagem VerilogAMS HDL (Analog and Mixed-Signal Extensions to Verilog Hardware Description Language) estende as características de uma linguagem de modelagem digital para prover uma linguagem unificada com semânticas analógicas e digitais e com compatibilidade retroativa. A respeito da linguagem VerilogAMS HDL, a afirmação FALSA é que contém as informações de que
149 Q408259
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Considerando as etapas básicas do processo de fabricação CMOS (Complementary Metal-Oxide-Semiconductor) cavidade “n”, a etapa ou passo na qual são definidas as regiões ativas do dispositivo CMOS chama-se:
150 Q408012
Engenharia de Telecomunicações
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
151 Q409247
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A potência do sinal absorvida em um resistor de 1 é igual a 62,5 W.

152 Q409245
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considerando que os sinais s1(t) e s2(t), nos gráficos acima, representem tensão elétrica, julgue os itens subsecutivos.

A densidade espectral de energia do sinal s2(t) é igual à densidade espectral de energia do sinal s1(t).

153 Q409099
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

Sobre dispositivos semicondutores de potência, considere as afirmativas a seguir.

I - O diodo e o SCR são dispositivos que são capazes de conduzir corrente em apenas um sentido e bloquear a condução no sentido oposto.

II - Ao contrário do diodo, o SCR pode ser operado como uma chave, onde a tensão de porta permite comandar a abertura e o fechamento da chave.

III - Assim como um SCR, um DIAC funciona como uma chave comandada por um sinal aplicado ao terminal de porta, sendo capaz de conduzir nos dois sentidos.

Está correto o que se afirma em

154 Q409098
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

155 Q409096
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

156 Q409094
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

157 Q409093
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

158 Q409091
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

159 Q409089
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

160 Q409088
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

161 Q409086
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

162 Q409085
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

163 Q409083
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

164 Q409082
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

As chaves semicondutoras de potência são os principais elementos constituintes dos circuitos aplicados em eletrônica industrial. Com objetivo de evitar a condução indevida dessas chaves, na ocorrência de variações abruptas de tensão em seus terminais, circuitos auxiliares podem ser empregados em paralelo, com cada uma das chaves. Esses circuitos são denominados

165 Q409080
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

166 Q409079
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

167 Q409077
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

168 Q409075
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

169 Q409074
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

170 Q409072
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

171 Q409070
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

172 Q409069
Engenharia de Telecomunicações
Ano: 2011
Banca: Fundação CESGRANRIO (CESGRANRIO)

173 Q409067
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)


As figuras I e II acima mostram, respectivamente, um circuito retificador em ponte e outro denominado retificador transformador com centro. Ambos são alimentados no primário por meio de fonte senoidal. A fonte de alimentação do circuito da figura I apresenta tensão eficaz igual a 120 V, enquanto, no circuito da figura II, essa tensão eficaz de alimentação é igual a 127 V. A partir dessas informações, julgue os itens que se seguem.

Nos terminais da carga RL, em ambos os circuitos, observam-se formas de onda com retificação completa.

174 Q409066
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considerando as portas lógicas ilustradas nas figuras de I a IV acima, julgue os itens a seguir.

Na situação em que as entradas A e B das portas (II) e (III) recebem os mesmos sinais, as saídas das respectivas portas são iguais.

175 Q409064
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima ilustra aspectos construtivos e de circuitos de um transformador monofásico com dois enrolamentos. No esquema representado na figura, Np e Ns correspondem ao número de espiras nos enrolamentos primário e secundário, respectivamente, e a impedância de carga conectada ao secundário é ZL. Com base nessas informações e considerando que o transformador seja ideal, julgue os itens a seguir.

Se Np = 1.100 e Ns = 100, para uma tensão senoidal vg de amplitude 220 V aplicada ao enrolamento primário, a tensão na carga vL apresenta amplitude igual a 11 V.

176 Q409062
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

O valor de pico da tensão é igual a 10 V.

177 Q409061
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima ilustra um esquema de ligação de componentes de um circuito elétrico que serão utilizados em um experimento. Nesse circuito, estão presentes uma bateria, um reostato, uma bobina e um amperímetro, todos ligados em série e supostamente ideais. Com base nessas informações e na figura, julgue os itens a seguir.

A indução magnética na bobina é inversamente proporcional ao aumento da intensidade de corrente.

178 Q409059
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Julgue os itens a seguir acerca da identificação de problemas na cadeia de áudio.

A realimentação ou microfonia ocorre quando um sinal é capturado pelo microfone, amplificado e novamente capturado pelo microfone, dando início a um ciclo de captação e amplificação do mesmo sinal, constituindo, assim, o que se denomina loop. A amplitude desse sinal tem crescimento gradativo e é prejudicial a alto-falantes e circuitos eletrônicos.

179 Q409058
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com relação ao funcionamento e à utilização dos equipamentos de áudio, julgue os próximos itens.

A relação sinal/ruído e a resposta em frequências do microfone variam com as impedâncias da fonte e da carga e também com a capacitância dos cabos inseridos entre os circuitos. Para melhorar essa relação, utiliza-se sistema com duas, três ou até mesmo quatro consoles de mixagem ligadas em série.

180 Q409056
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Julgue os itens subsequentes, a respeito das unidades de medida em áudio.

A impedância de entrada de um amplificador é medida em ohm, com valores que variam conforme sua categoria e função principal. Uma baixa impedância permite elevada captação de ruído eletrostático do cabeamento e causa microfonia.

181 Q409054
Engenharia de Telecomunicações
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com relação a sistemas de áudio, julgue os itens a seguir.

O amplificador eletrônico é um aparelho que eleva os níveis de tensão dos sinais de áudio. Ele é comumente utilizado em transmissores e receptores de rádio e televisão, em equipamentos estéreo de alta fidelidade (high-fidelity ou hi-fi), computadores, equipamentos eletrônicos digitais e instrumentos musicais elétricos.

182 Q408210
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
183 Q408209
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
184 Q408207
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
185 Q408205
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
186 Q408203
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
187 Q408201
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
As portas lógicas do tipo XOR (OU EXCLUSIVO) são circuitos digitais que correspondem, em sua essência, a um circuito:
188 Q408199
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
189 Q408198
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
Com relação à construção de contadores digitais com base em flip-flops, considere as seguintes afirmativas:

1. Após o RESET foram aplicados sete pulsos à entrada de um contador BCD, o que o faz passar ao estado 0111.

2. Para implementar um contador binário capaz de contar até 3.999, são necessários 13 flip-flops JK.

3. A capacidade máxima de contagem para cinco contadores BCD ligados em cascata é de 99.999.

4. O estado de um contador binário com flip-flop JK muda quando a entrada CK vai de 1 para 0.

5. Um contador binário composto de três flip-flops JK é capaz de contar até o decimal 8 (oito).

Assinale a alternativa correta.
190 Q408196
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
Um contador binário construído com o emprego de seis flip-flops do tipo JK é capaz de dividir a frequência do sinal digital aplicado à sua entrada por:
191 Q408195
Engenharia de Telecomunicações
Ano: 2011
Banca: Universidade Federal do Paraná (UFPR)
Um contador binário assíncrono de 4 bits apresenta na saída o número 1010. São aplicados quatro pulsos à sua entrada. O novo valor apresentado pelo contador será:
192 Q409244
Engenharia de Telecomunicações
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Amplificadores de classe C eficientes podem ser usados para amplificar a potência de um sinal FM, sem que isso degrade a informação contida no sinal FM. Para amplificar a potência de sinais AM sem degradar a informação, é preciso usar amplificadores lineares de classe A ou AB, que são muito menos eficientes na conversão de potência CA ou CC para potência de RF.

193 Q409052
Engenharia de Telecomunicações
Ano: 2009
Banca: Instituto de Estudos Superiores do Extremo Sul (IESES)

O circuito lógico equivalente à saída "S" do multiplexador de 8 entradas de informação e 3 de endereço mostrado abaixo tem como equação:

194 Q409051
Engenharia de Telecomunicações
Ano: 2009
Banca: Instituto de Estudos Superiores do Extremo Sul (IESES)

Suponha que o estado inicial de Q0 e Q1 (S) no circuito a seguir, seja igual a zero. Sabendo-se que os flip-flops são sensíveis à borda de descida do pulso de clock, qual a função executada pelo circuito?

195 Q409049
Engenharia de Telecomunicações
Ano: 2009
Banca: Instituto de Estudos Superiores do Extremo Sul (IESES)

Determinar as condições de entrada (A, B, C) necessárias para gerar uma saída x = 1 no circuito mostrado na figura:

196 Q409048
Engenharia de Telecomunicações
Ano: 2009
Banca: Instituto de Estudos Superiores do Extremo Sul (IESES)

resultado da simplificação da expressão booleana  será:

197 Q409046
Engenharia de Telecomunicações
Ano: 2009
Banca: Instituto de Estudos Superiores do Extremo Sul (IESES)

Uma Unidade de Central de Processamento de um microprocessador deve possuir um conjunto de portas lógicas dedicadas que armazenam dígitos binários simples que são automaticamente "setados" ou "resetados" de acordo com o resultado das operações da Unidade Lógica Aritmética. Cada dígito binário destas portas lógicas dedicadas é chamado:

198 Q409045
Engenharia de Telecomunicações
Ano: 2009
Banca: Instituto de Estudos Superiores do Extremo Sul (IESES)

Assinale abaixo a única alternativa que determina a expressão booleana simplificada de:

199 Q409043
Engenharia de Telecomunicações
Ano: 2009
Banca: Instituto de Estudos Superiores do Extremo Sul (IESES)

O resultado da conversão do número decimal 3547910 em hexadecimal será de:

200 Q409042
Engenharia de Telecomunicações
Ano: 2009
Banca: Instituto de Estudos Superiores do Extremo Sul (IESES)

A representação do número +9710, utilizando a notação sinal modulo será de:

201 Q408953
Engenharia de Telecomunicações
Ano: 2009
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Um controlador lógico programável (CLP) não tem

202 Q409026
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

 

A figura acima ilustra um esquema de aterramento para a proteção de equipamentos de informática, alimentados por um sistema trifásico de 380 / 220 V. Nesse esquema, a resistência de aterramento da fonte de alimentação trifásica é igual a 10 e a resistência de aterramento da massa é igual a 20 .

Considerando essas informações, julgue os itens subseqüentes.

Na situação mostrada, o valor da intensidade de corrente de curto-circuito não permite o uso de dispositivos de proteção contra sobre...

203 Q409024
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

 

A figura acima ilustra um esquema de aterramento para a proteção de equipamentos de informática, alimentados por um sistema trifásico de 380 / 220 V. Nesse esquema, a resistência de aterramento da fonte de alimentação trifásica é igual a 10 e a resistência de aterramento da massa é igual a 20 .

Considerando essas informações, julgue os itens subseqüentes.

A figura ilustra o esquema de aterramento denominado TT, uma das classificações básicas dos sistemas de aterramento, que também podem...

204 Q409023
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

 

O desempenho dos sistemas de comunicação é limitado pela ocorrência de ruído e interferência. No caso de EMI (electromagnetic interference), a maneira mais eficiente de se reduzir esse tipo de interferência é eliminando ou reduzindo a fonte de radiação. Considerando a figura acima, que ilustra uma linha de dois fios terminada por uma carga, julgue os próximos itens, com relação a EMI e a maneiras de reduzir a interferência inserida ou provocada por esses fios em sistemas de comunicação.

Em um sistema de comunicação que usa fios condutores como o mostrado na figura, o sinal que carrega a informação é denominado modo diferencial. Nesse modo, ...

205 Q409021
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Julgue os itens a seguir, com relação a transformador de tensão ideal.

Caso a potência nominal do autotransformador ilustrado na figura a seguir seja igual a 25 kVA, a carga máxima que esse transformador poderá alimentar é superior a 100 kVA.

206 Q409020
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
Com relação ao sistema WCDMA especificado pelo 3GPP, julgue os itens de 118 a 124.

Em sistemas WCDMA, a dispersão da energia do sinal transmitido devido ao atraso dos múltiplos componentes espalhados no ambiente entre transceptores é mitigada, em parte, pelo uso do receptor Rake. A figura a seguir ilustra o diagrama de blocos de um receptor que implementa corretamente os princípios básicos do receptor Rake com 3 fingers. Tecnologias ASIC (application specific integrated circuits) e DSP (digital signal processor) são empregadas na implementação física de receptores Rake atuais.

207 Q409018
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considerando a figura acima, que ilustra um circuito digital síncrono contendo três flip-flops, cujo sinal de clock é uma onda quadrada simétrica, julgue o próximo item.

A equação lógica para a entrada
208 Q409017
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

No circuito ilustrado na figura acima, o amplificador operacional é ideal, R = 20 k, C1 = 100 pF e C2 = 0,01 F. Com relação a esse circuito, julgue os itens a seguir.

O ganho em corrente contínua para o circuito mostrado é igual a -40 dB.
209 Q409015
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

No circuito ilustrado na figura acima, o amplificador operacional é ideal, R = 20 k, C1 = 100 pF e C2 = 0,01 F. Com relação a esse circuito, julgue os itens a seguir.

O circuito é um filtro passa-alta.
210 Q409014
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Componentes eletrônicos, a exemplo dos amplificadores empregados em redes de TV a cabo, geram ruído na banda do sistema, o que pode limitar o desempenho da comunicação. O analisador de rede vetorial (ARV) pode ser usado para avaliar os parâmetros desse componente eletrônico, conforme esquematizado na figura acima. Nesse esquema, as impedâncias do ARV e de um amplificador sob teste estão indicadas, e, para o casamento de impedância entre o ARV e o referido amplificador, empregam-se duas redes de 5,7 dB de perdas cada. A partir dessas informações, julgue os itens a seguir.

Caso, ao se medir o parâmetro S21 do referido amplificador, o ARV tenha indicado u...

211 Q409012
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

 

Considerando a figura acima, que ilustra a configuração de condutores em uma rede elétrica do tipo bifásica (fase/fase/neutro), julgue os itens seguintes.

Conforme observado na figura, o condutor neutro é sempre aterrado e, na prática, para a correta proteção de equipamentos eletrônicos, a malha usada como terra deve apresentar uma resistência inferior a 1 e ficar isolada da malha geral.
212 Q409011
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

 

Considerando a figura acima, que ilustra a configuração de condutores em uma rede elétrica do tipo bifásica (fase/fase/neutro), julgue os itens seguintes.

Considerando-se que a tensão fase-fase seja igual a 440 V, então a tensão fase-neutro é superior a 200 V.
213 Q409009
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

 

Considerando a figura acima, que ilustra a configuração de condutores em uma rede elétrica do tipo bifásica (fase/fase/neutro), julgue os itens seguintes.

As redes com tensões entre fases de 220 V e 380 V têm aplicações típicas em fornecimento de energia para residências e indústrias de pequeno porte.
214 Q409008
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
Julgue os itens de 114 a 116 com relação a circuitos elétricos e medidas elétricas.
215 Q409006
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
Julgue os itens de 114 a 116 com relação a circuitos elétricos e medidas elétricas.
216 Q409005
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
Com relação a sistemas elétricos, julgue os itens que se seguem.
217 Q409003
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
Com relação a sistemas elétricos, julgue os itens que se seguem. Disjuntores e fusíveis, dispositivos utilizados para manobra e proteção de instalações elétricas, têm como propriedades em comum o fato de permitirem chaveamento remoto. No entanto, esses dispositivos apresentam possibilidade de intertravamento e não permitem o religamento do sistema depois de desligamento por sobrecarga.
218 Q409001
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
Considere-se que ocorra uma sobrecarga quando o motor estiver em funcionamento. Nessa situação, o contato c1, normalmente fechado, passará para a condição de aberto, desligando o motor.
219 Q409000
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
Na situação mostrada, o motor está parado e apenas a lâmpada G está acesa.
220 Q408999
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
221 Q408997
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considerando a figura acima, que ilustra uma linha de transmissão coaxial com diferentes terminações, julgue os próximos itens.

Considere-se que tenha sido inserido um único pulso de tensão na entrada da linha em curto-circuito e que não se tenha observado nenhum sinal refletido de volta para a entrada. Nessa situação, se a referida linha tem comprimento finito, a impedância característica do cabo pode ser determinada medindo-se a impedância na entrada da linha.

222 Q408996
Engenharia de Telecomunicações
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considerando a figura acima, que ilustra uma linha de transmissão coaxial com diferentes terminações, julgue os próximos itens.

Caso se determinem, por meio de medidas, as impedâncias na entrada da linha nas situações de curto-circuito (Zcc) e de circuito-aberto (Zca), então o módulo da impedância característica Z0 desse cabo pode ser determinada por , em que                *z* significa o módulo de um número complexo z.

223 Q409166
Engenharia de Telecomunicações
Ano: 2007
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima ilustra uma topologia básica de amplificadores de sinais de RF de classes A, AB, B e C. Considerando que o circuito apresentado na figura seja excitado por um sinal de RF senoidal, para quaisquer classes de operação, julgue os itens seguintes.

A função do capacitor Cd é a supressão de harmônicos gerados no processo de amplificação do transistor.

224 Q409164
Engenharia de Telecomunicações
Ano: 2007
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima ilustra uma topologia básica de amplificadores de sinais de RF de classes A, AB, B e C. Considerando que o circuito apresentado na figura seja excitado por um sinal de RF senoidal, para quaisquer classes de operação, julgue os itens seguintes.

Amplificadores de RF de classe A têm ângulo de condução igual a 360o. Como o dispositivo opera, em sua região ativa, em todo o ciclo do sinal de RF de entrada, seu comportamento é mais linear que nãolinear, ou seja, a supressão de espúrios de freqüências harmônicas gerados nesse tipo de amplificador é de importância secundária para o projeto do circuito mostrado....

225 Q408920
Engenharia de Telecomunicações
Ano: 2007
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com relação a circuitos eletrônicos, julgue os itens que se seguem.

Em relação às fontes lineares, as fontes chaveadas têm menor rendimento, convertendo em potência útil uma porcentagem menor da energia a ela fornecida pela rede elétrica. Por outro lado, as fontes chaveadas fornecem tensão de alimentação com menor ruído, o que é vantagem com relação às fontes lineares.

226 Q408919
Engenharia de Telecomunicações
Ano: 2007
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Uma expressão booleana correta para o circuito lógico acima é

 

227 Q408917
Engenharia de Telecomunicações
Ano: 2007
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considerando a tabela verdade acima, julgue o item seguinte.

A expressão booleana mínima, na forma soma de produtos, para a tabela mostrada, é .

228 Q408915
Engenharia de Telecomunicações
Ano: 2007
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Julgue o item abaixo, relativo a sistemas de numeração.

Representado em base dois, o número decimal 85 é igual a 1010101.

229 Q409040
Engenharia de Telecomunicações
Ano: 2006
Banca: Fundação CESGRANRIO (CESGRANRIO)

A tabela acima ilustra o mapeamento realizado por um código corretor de erro de bloco, relacionando o bloco de informação com sua correspondente palavra código. A distância mínima, a capacidade de detecção e a capacidade de correção desse código são, respectivamente:

230 Q409038
Engenharia de Telecomunicações
Ano: 2006
Banca: Fundação CESGRANRIO (CESGRANRIO)

O circuito de lógica digital mostrado na figura acima pode ser simplificado para o circuito: