5561
Q413970
Supondo que um multiplexador possua 16 entradas de sinal, o número de entradas de seleção necessárias, excluindo a entrada ENABLE (habilita), é igual a
5562
Q413968
Um flip-flop JK com J = 1 e K =1 recebe na entrada um relógio de 150 kHz. A saída Q é igual a
5563
Q413967
5564
Q413965
Na sintaxe da linguagem VerilogAMS, a rotina padrão vpi_chk_error( ) deve retornar uma constante inteira representando um nível de severidade de erro se a chamada anterior a uma rotina VPI (Verilog Procedural Interface) resultou em erro. Considerando as constantes de retorno de erro para a rotina vpi_chk_error( ), a que possui maior severidade é:
5565
Q413963
A partir da tela inicial do software Virutoso Layout Editor, é possível acessar a interface gráfica Dracula DRC (Design Rule Checking). Nesta interface, é possível visualizar erros de DRC e investigar suas causas. Para verificar as regras de DRC a partir da interface gráfica Dracula DRC, deve-se executar o seguinte procedimento:
5566
Q413962
Alguns anéis de pad existentes nas entradas de dispositivos CMOS (Metal-Óxido-Semicondutor Complementar) contêm implementações de Schmitt triggers, cuja histerese eleva o ponto de chaveamento quando o sinal de entrada é baixo e o reduz quando o sinal de entrada é alto. A função desse circuito nessas estruturas é
5567
Q413960
O software Virtuoso Hierarchy Editor permite ao usuário visualizar vários níveis de um único projeto usando uma tabela ou uma vista em árvore. Assinale uma alternativa que NÃO é passível de ser executada pelo Virtuoso Hierarchy:
5568
Q413959
Na operação do software Virtuoso Layout Editor, o procedimento para fazer com que o software calcule as capacitâncias parasíticas em todas as camadas de layout é:
5569
Q413957
5570
Q413955
Em um projeto de uma memória ROM (Read Only Memory) MOS (Metal-Oxide-Semiconductor) de 16 palavras x 4 bits, deseja-se armazenar a soma de 4 bits de duas variáveis de 2 bits. Para tal, serão necessários: