Questões de Engenharia Elétrica do ano 2012

Considere a operação do software Virtuoso Layout Editor a partir da tela de edição de layouts propriamente dita. Deseja-se iniciar o desenho do layout de um inversor CMOS (Metal-Óxido-Semicondutor Complementar) pelo desenho de um transistor PMOS. Para tal, o usuário deve acessar a opção “Create” do menu, na qual estão disponíveis algumas opções, EXCETO:

Seja um transistor nMOS (Metal-Óxido-Semicondutor tipo “n”) com contatos de tamanho unitário em um processo de 0,6 μm. Considere as características do transistor: capacitância de junção = 15 fF/μm²; coeficiente de gradação de junção = 0,5; distribuição periférica de capacitância = 5 fF/μm; coeficiente de gradação periférica de junção = 0,5 e potencial elétrico intrínseco à temperatura ambiente = 1 V. Assuma, ainda, que o substrato esteja aterrado e que a tensão de polarização no dreno seja V_DD = 8 V. A partir das informações apresentadas, pode-se afirmar que a capacitância parasita de difusão no dreno do transistor é igual a

Um transistor nMOS (Metal-Óxido-Semicondutor tipo “n”) com 100 nm de comprimento tem espessura de óxido na porta de 40 Å. A capacitância linear medida na largura da porta é igual a: (considere a permissividade do vácuo ε₀ = 8,85 x 10^-12 F/m e a permissividade relativa do óxido ε_ox = 4)

O consumo de potência é uma parte critica no projeto de SoC (System-on-a-Chip), sendo um dos requisitos mais importantes de um chip. Sobre o consumo de potência, é correto afirmar o seguinte:

Assinale a alternativa incorreta sobre DRC e/ou LVS.