Questões de Engenharia de Telecomunicações do ano 2018

Em relação aos circuitos abaixo, podemos afirmar que são funcionalmente equivalentes os circuitos

No circuito abaixo, o sinal de entrada R fica em nível lógico ‘0’ por 10 ms após a energização do circuito, permanecendo após esse tempo em nível lógico ‘1’. O sinal de entrada C, inicialmente em nível lógico ‘0’, troca de valor a cada 50 ms. Decorridos 480 ms após a energização do circuito, o estado lógico do conjunto das saídas Q2, Q1 e Q0, nessa ordem, é:

Para que os dois circuitos abaixo sejam equivalentes, os valores da fonte de tensão Veq e do resistor Req devem ser, respectivamente:

A) 40 V e 20

B) 40 V e 28

C) 100 V e 20

D) 100 V e 28