Listagem de Questões Concurso CTI
Com relação à linguagem VHDL, julgue os próximos itens.
As formas de onda abaixo são uma simulação funcional válida da entidade "teste", definida pelo código VHDL que se segue.
Acerca de linguagens de descrição de hardware, julgue os itens seguintes.
A principal diferença entre variáveis e sinais em VHDL é que, em uma atribuição, uma variável assume imediatamente o valor atribuído, enquanto que um sinal só assume o valor atribuído depois de um atraso, que pode ser um ciclo delta ou um atraso especificado pelo usuário.
VHDL permite a criação de subprogramas por meio dos comandos . Com relação a esses comandos, as três afirmações abaixo são verdadeiras:
►ambos descrevem trechos de código seqüencial em VHDL;
► retorna um único valor e não admite a passagem de como parâmetro;
► pode receber parâmetros dos tipos , que podem ser tanto ou
Navegue em mais matérias e assuntos
{TITLE}
{CONTENT}
