Questões de Engenharia Eletrônica da COMPERVE

Com base no diagrama de estado apresentado abaixo, qual a afirmativa correta nas questões 22 e 23?

O circuito abaixo representa um amplificador com desacoplamento DC (filtro passa alta), implementado com um amplificador operacional (considerado ideal), um capacitor C e dois resistores R₁ e R₂. Qual a opção correta para se ter uma freqüência de corte f₀ aproximadamente igual a 150Hz e um ganho K, para altas freqüências, superior a 15?

O circuito abaixo é implementado com dois CI's. Um deles é um NAND (a) e o outro é um flip-flop do tipo D (b). No momento em que o circuito é alimentado com Vcc, a saída Q do flip-flop é automaticamente feita 1 lógico, pois sua entrada "set" está inicialmente em 0 lógico (capacitor descarregado) e só algum tempo depois vai para 1 lógico, isso porque o capacitor se carrega até atingir a tensão Vcc. As entradas do circuito são as linhas A, B e C. A linha Z é a sua saída e a linha CK é o "clock" (relógio) do circuito. Foram feitas algumas medições cujos resultados estão dados na tabela abaixo.

Uma fonte DC é projetada através do circuito abaixo, considerando o amplificador operacional ideal e tendo uma corrente máxima de saída de 15mA. O transistor com b=100 trabalha na região ativa e está sendo usado na configuração "seguidor de emissor". A tensão de emissor V₀ é proporcional à tensão de referência V_z. Qual o valor de V₀?

Considerando o circuito abaixo, verifica-se que, quando a entrada C = 0, independentemente dos níveis lógicos das entradas A e B, o nível lógico da saída Y é alto. Ao testar todos os pinos dos circuitos integrados com os valores de entrada A = B = 1 e C = 0, obteve-se a tabela seguinte: