Questões de Concurso de Engenharia de Telecomunicações

41 Q568274

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

No projeto de um Circuito Integrado de Aplicação Específica (ASIC – “Application Specific Integrated Circuit”), o processo de realizar as conexões entre os módulos e entre as células lógicas, de forma que os sinais possam trafegar de acordo com os requisitos de tempo, chama-se

A Floorplanning. B Posicionamento. C Síntese de conexão. D Roteamento. E Static Timing Analysis.

42 Q568273

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

A

B

C

D

E

43 Q568272

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

Um dos grandes problemas enfrentados no projeto digital é a falta de especificação dos atrasos nos circuitos fora do chip. Para minimizar esses problemas, uma solução é a utilização de constraints somente nas interfaces. No caso do sinal de saída, o objetivo é garantir que o sinal esteja estável pela maior tempo possível. Para um sistema com um período de clock de 30ns, quais as constraints que mais se ajustam para que o sinal de saída esteja obrigatoriamente estável por apenas 7ns (excetuando-se os tempos inerentes ao clock)?

A create_clock –period 30 –waveform {0 15} CLK

set_output_delay -max 23.0 -clock CLK {data_out}

set_output_delay -min 0.0 -clock CLK {data_out} B create_clock –period 30 –waveform {0 15} CLK

set_output_delay -max 7.0 -clock CLK {data_out}

set_output_delay -min 23.0 -clock CLK {data_out} C create_clock –period 30 –waveform {0 7} CLK

set_output_delay -max 15.0 -clock CLK {data_out}

set_output_delay -min 7.0 -clock CLK {data_out} D create_clock –period 30 –waveform {0 7} CLK

set_output_delay -max 15.0 -clock CLK {data_out}

set_output_delay -min 0.0 -clock CLK {data_out} E create_clock –period 30 –waveform {0 15} CLK

set_output_delay -max 7.0 -clock CLK {data_out}

set_output_delay -min 0.0 -clock CLK {data_out}

44 Q568271

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

Um dos grandes problemas enfrentados no projeto digital é a falta de especificação dos atrasos nos circuitos fora do chip. Para minimizar esses problemas, uma solução é a utilização de constraints somente nas interfaces. No caso do sinal de entrada, o objetivo é garantir que a captura do sinal pelo chip seja feita no menor tempo possível. Para um sistema com um período de clock de 30ns, quais as constraints que mais se ajustam para que o sinal de entrada seja obrigatoriamente estável por apenas 7ns (excetuando-se os tempos inerentes ao clock)?

A create_clock –period 30 –waveform {0 15} CLK

set_input_delay -max 23.0 -clock CLK {data_in}

set_input_delay -min 0.0 -clock CLK {data_in} B create_clock –period 30 –waveform {0 15} CLK

set_input_delay -max 7.0 -clock CLK {data_in}

set_input_delay -min 0.0 -clock CLK {data_in} C create_clock –period 30 –waveform {0 7} CLK

set_input_delay -max 15.0 -clock CLK {data_in}

set_input_delay -min 7.0 -clock CLK {data_in} D create_clock –period 30 –waveform {0 15} CLK

set_input_delay -max 7.0 -clock CLK {data_in}

set_input_delay -min 23.0 -clock CLK {data_in} E create_clock –period 30 –waveform {0 7} CLK

set_input_delay -max 15.0 -clock CLK {data_in}

set_input_delay -min 0.0 -clock CLK {data_in}

45 Q409162

Engenharia de Telecomunicações

Ano: 2012

Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A utilização de materiais semicondutores, tais como alguns elementos tetravalentes, permitiu a construção de dispositivos eletrônicos como diodos e transistores. Acerca desse tema, julgue os itens que se seguem.

Em um material semicondutor, a corrente total é resultado da contribuição das correntes na banda de condução e na banda de valência.