21 Q409225
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

A corrente I3 é, em mA, igual a

22 Q409224
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

A tensão Vs é, em V, igual a

23 Q409222
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

24 Q409221
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

25 Q409220
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

Supondo que a especificação do diodo Zener informe que a sua potência seja 0,6 W, a corrente máxima que ele pode suportar é, em mA, igual a

26 Q409218
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

Supondo que a tensão Vbe do transistor seja 0,7 V e Vz = 12 V, a tensão Vo será, em V, igual a

27 Q409217
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

Sobre formas de ondas em alguns pontos do circuito, é correto afirmar que, em

28 Q409215
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

Supondo o circuito estabilizado, a tensão em C1 é, em V, igual a

29 Q409213
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

A capacitância equivalente do circuito é, em μF, igual a

30 Q409211
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

A diferença de tensão entre os pontos A e B é, em V,

31 Q409210
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

Os valores das correntes I1, I2 e I3 no ponto A são, respectivamente:

32 Q409208
Engenharia de Telecomunicações
Ano: 2013
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

 

Com base no circuito apresentado na figura acima, julgue os itens seguintes.

O circuito acima apresentado pode atuar como diferenciador, com constante de tempo C0R1, e também como inversor, pois a tensão de saída está defasada em 180º em relação à tensão de entrada.

33 Q409206
Engenharia de Telecomunicações
Ano: 2013
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

 

Com base no circuito apresentado na figura acima, julgue os itens seguintes.

A resposta em frequência do circuito acima representado é do tipo passa-baixas.

34 Q409204
Engenharia de Telecomunicações
Ano: 2013
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com relação à eletrônica analógica e à eletrônica digital, julgue os itens que se seguem.

O estado de um flip-flop se altera sempre que o sinal de clock estiver ativo e houver mudança na entrada de dados. No latch síncrono, o estado é alterado na transição do clock, desde que haja alteração na entrada de dados.

35 Q409170
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação Carlos Chagas (FCC)

Considere um ciclo completo de tensão fornecido por uma rede elétrica monofásica 110 Vrms/60 Hz. Transcorrido, do início, 1/4 de ciclo, a tensão instantânea de pico é, em V, aproximadamente,

36 Q409169
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação Carlos Chagas (FCC)

A rede elétrica pode apresentar ruídos elétricos que podem interferir no funcionamento dos computadores ou até mesmo causar algum tipo de dano. O elemento específico para evitar esse problema, é o

37 Q409167
Engenharia de Telecomunicações
Ano: 2013
Banca: Fundação Carlos Chagas (FCC)

38 Q568277
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Sobre o efeito de registradores que são escritos por software sobre o testbench, podemos afirmar:

I. O número de ciclos de simulação até se chegar a um ponto de falha pode ser muito grande.

II. Os testbenches tem que considerar todos as variações possíveis de valores nesses registradores, se eles controlarem o comportamento do DUV.

III. A integração de módulos programáveis por software devem ser testadas utilizando-se rotinas de teste de software.
39 Q568276
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Dado que em um código a nível de RTL, a operação:

if (a ^ b)

foi erroneamente trocada por:

if (a | b)

Que tipo de metodologia de teste e métrica de cobertura de teste provavelmente conseguirá detectar o problema?
40 Q568275
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Qual das seguintes tarefas não está diretamente relacionada com um testbench?
41 Q568274
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
No projeto de um Circuito Integrado de Aplicação Específica (ASIC – “Application Specific Integrated Circuit”), o processo de realizar as conexões entre os módulos e entre as células lógicas, de forma que os sinais possam trafegar de acordo com os requisitos de tempo, chama-se
42 Q568273
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
43 Q568272
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Um dos grandes problemas enfrentados no projeto digital é a falta de especificação dos atrasos nos circuitos fora do chip. Para minimizar esses problemas, uma solução é a utilização de constraints somente nas interfaces. No caso do sinal de saída, o objetivo é garantir que o sinal esteja estável pela maior tempo possível. Para um sistema com um período de clock de 30ns, quais as constraints que mais se ajustam para que o sinal de saída esteja obrigatoriamente estável por apenas 7ns (excetuando-se os tempos inerentes ao clock)?
44 Q568271
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Um dos grandes problemas enfrentados no projeto digital é a falta de especificação dos atrasos nos circuitos fora do chip. Para minimizar esses problemas, uma solução é a utilização de constraints somente nas interfaces. No caso do sinal de entrada, o objetivo é garantir que a captura do sinal pelo chip seja feita no menor tempo possível. Para um sistema com um período de clock de 30ns, quais as constraints que mais se ajustam para que o sinal de entrada seja obrigatoriamente estável por apenas 7ns (excetuando-se os tempos inerentes ao clock)?
45 Q409162
Engenharia de Telecomunicações
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A utilização de materiais semicondutores, tais como alguns elementos tetravalentes, permitiu a construção de dispositivos eletrônicos como diodos e transistores. Acerca desse tema, julgue os itens que se seguem.

Em um material semicondutor, a corrente total é resultado da contribuição das correntes na banda de condução e na banda de valência.

46 Q409161
Engenharia de Telecomunicações
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

47 Q409159
Engenharia de Telecomunicações
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

48 Q409158
Engenharia de Telecomunicações
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

49 Q409157
Engenharia de Telecomunicações
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

50 Q409155
Engenharia de Telecomunicações
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Conclui-se corretamente que a3 > 0.