201 Q568919
Engenharia Mecatrônica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)

A representação da Saída Multiplexada S é a saída

202 Q442155
Engenharia Mecatrônica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
A ferramenta de software presente no Virtuoso Layout Editor para checar as violações às regras de projeto do layout, chama-se DRC(“Design Rule Checking”). Qual o melhor momento, durante a elaboração do projeto no Virtuoso Layout, para se executar o DRC?
203 Q442154
Engenharia Mecatrônica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
204 Q442152
Engenharia Mecatrônica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
205 Q442150
Engenharia Mecatrônica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Na simulação, o Verilog AMS gera um evento chamado: “final_step event”. Em relação a esse evento, é correto afirmar que
206 Q442149
Engenharia Mecatrônica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Em Verilog AMS, é correto afirmar que
207 Q442147
Engenharia Mecatrônica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
208 Q442145
Engenharia Mecatrônica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
209 Q442143
Engenharia Mecatrônica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Em um circuito misturador, fr é a freqüência de RF e flo é a frequência do oscilador local. Admitindo esse misturador como sendo um conversor duplamente balanceado, o sinal de saída terá as seguintes frequências:
210 Q442141
Engenharia Mecatrônica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Em relação a um amplificador de potência classe A, pode- se afirmar que