Para uma verificação válida (verdadeira), a fim de que o circuito funcione como um verificador de paridade ímpar, o bit correspondente ao terminal Po deverá ser 0.
Para que o circuito funcione como gerador de paridade, o terminal Pi deve ser ligado ao terra do circuito, para geração de paridade ímpar, ou à fonte de alimentação do circuito, para geração de paridade par.
A figura acima ilustra a estrutura básica de um controlador lógico programável (CLP). A respeito dessa estrutura e do funcionamento de um CLP, julgue os itens a seguir.
Na unidade central de processamento (UCP), os cartões de entrada e de saída são os elementos responsáveis pelo processamento das informações do CLP. Para essa finalidade, esses componentes fazem uso de dados que são armazenados em memórias específicas localizadas na UCP.
A figura acima ilustra a estrutura básica de um controlador lógico programável (CLP). A respeito dessa estrutura e do funcionamento de um CLP, julgue os itens a seguir.
Os sinais de entrada e saída, como na estrutura mostrada, podem ser digitais, mas somente os de entrada podem ser analógicos.
Com relação a sistemas e dispositivos digitais, julgue os itens seguintes.
Em uma memória ROM de 2 kilobytes, 11 bits de endereços são suficientes para permitir o endereçamento de todas as posições de memória.
Com relação a sistemas e dispositivos digitais, julgue os itens seguintes.
No flip-flop JK do tipo mestre-escravo, se as entradas J e K estiverem todo o tempo conectadas ao nível lógico 1, então a saída Q, após sucessivos ciclos de relógio, permanecerá no nível lógico 1.
Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue os itens subsequentes.
O circuito utiliza uma porta lógica do tipo ou exclusivo.
Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue os itens subsequentes.
A expressão lógica resultando na saída S = [AB + (A+B)]E descreve corretamente a relação entre a saída e as entradas do circuito.
Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue os itens subsequentes.
Se as portas TTL usadas no circuito forem do tipo HS, elas terão um tempo de comutação, de um estado para outro, muito maior do que se as portas forem do tipo LS, e o consumo de potência das portas do tipo HS será menor do que o consumo das portas do tipo LS.
Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue os itens subsequentes.
Se a entrada E assumir o valor 1, então a saída S assumirá o valor 1, independentemente dos valores assumidos pelas variáveis A, B, C e D.
