81 Q418680
Engenharia Elétrica
Ano: 2013
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com relação a sistemas digitais, julgue os itens seguintes.

Nos sistemas sequenciais, a transição de estados pode ocorrer de forma síncrona ou assíncrona.

82 Q418642
Engenharia Elétrica
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

83 Q418641
Engenharia Elétrica
Ano: 2013
Banca: Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP)

Assinale a alternativa correta acerca do equipamento elétrico denominado controlador lógico programável.

84 Q418585
Engenharia Elétrica
Ano: 2013
Banca: Fundação Carlos Chagas (FCC)

85 Q413387
Engenharia Elétrica
Ano: 2013
Banca: Instituto Americano de desenvolvimento (IADES)
Em relação aos sistemas digitais, assinale a alternativa incorreta.
86 Q413379
Engenharia Elétrica
Ano: 2013
Banca: Instituto Americano de desenvolvimento (IADES)
Na álgebra Booleana E, OU e complementação são operações ou funções básicas, pois todas as funções Booleanas podem ser representadas em termos destas três. Acerca deste tema, assinale a alternativa correta.
87 Q412942
Engenharia Elétrica
Ano: 2013
Banca: Fundação Carlos Chagas (FCC)
88 Q412940
Engenharia Elétrica
Ano: 2013
Banca: Fundação Carlos Chagas (FCC)
89 Q412938
Engenharia Elétrica
Ano: 2013
Banca: Fundação Carlos Chagas (FCC)
90 Q412937
Engenharia Elétrica
Ano: 2013
Banca: Fundação Carlos Chagas (FCC)
91 Q410422
Engenharia Elétrica
Ano: 2013
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considerando a tabela-verdade mostrada acima, que descreve o funcionamento de um circuito digital com entradas A, B e C, e saída S, julgue os itens seguintes.

Entre todas as famílias lógicas, a família ECL é a que permite implementar o circuito digital relativo à tabela-verdade em apreço com o menor consumo de potência, porém, com menor velocidade de comutação.
92 Q410350
Engenharia Elétrica
Ano: 2013
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
No que se refere aos circuitos lógicos, julgue os itens a seguir.

Quando a entrada A do circuito mostrado na figura abaixo for 5 V, a saída Y será nula.

93 Q410348
Engenharia Elétrica
Ano: 2013
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
No que se refere aos circuitos lógicos, julgue os itens a seguir.

O circuito apresentado na figura 2, abaixo, corresponde a uma simplificação do circuito da figura 1.

94 Q568467
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Um microcomputador é construído a partir de um microprocessador com arquitetura CISC (complex instruction set computer), que utiliza barramentos de 16 bits de endereço e 8 bits de dados. Além disso, o microcomputador apresenta memória ROM de 4 kB e memória RAM de 8 kB. A comunicação entre o microprocessador e os demais componentes do microcomputador, nesse caso, é realizada por meio de barramentos de endereço de dados e de controle. Com base nessas informações, julgue os itens seguintes.

Caso a memória RAM do computador seja do tipo estático, ela necessitará de circuitos adicionais para a realização de operações de refresh.

95 Q418825
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Um microcomputador é construído a partir de um microprocessador com arquitetura CISC (complex instruction set computer), que utiliza barramentos de 16 bits de endereço e 8 bits de dados. Além disso, o microcomputador apresenta memória ROM de 4 kB e memória RAM de 8 kB. A comunicação entre o microprocessador e os demais componentes do microcomputador, nesse caso, é realizada por meio de barramentos de endereço de dados e de controle. Com base nessas informações, julgue os itens seguintes.

Em diversos microprocessadores comerciais, é necessário que as linhas de dados das memórias tenham a capacidade de assumir, além dos estados alto e baixo, o estado de alta impedância, para que as memórias possam se conectar ao...

96 Q418824
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Um microcomputador é construído a partir de um microprocessador com arquitetura CISC (complex instruction set computer), que utiliza barramentos de 16 bits de endereço e 8 bits de dados. Além disso, o microcomputador apresenta memória ROM de 4 kB e memória RAM de 8 kB. A comunicação entre o microprocessador e os demais componentes do microcomputador, nesse caso, é realizada por meio de barramentos de endereço de dados e de controle. Com base nessas informações, julgue os itens seguintes.

Como a arquitetura do microprocessador é CISC, seu projeto foi realizado com a observância de se incluir, no conjunto de instruções, o menor número possível de instruções e de formatos de instrução.

97 Q418823
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Um microcomputador é construído a partir de um microprocessador com arquitetura CISC (complex instruction set computer), que utiliza barramentos de 16 bits de endereço e 8 bits de dados. Além disso, o microcomputador apresenta memória ROM de 4 kB e memória RAM de 8 kB. A comunicação entre o microprocessador e os demais componentes do microcomputador, nesse caso, é realizada por meio de barramentos de endereço de dados e de controle. Com base nessas informações, julgue os itens seguintes.

Como o microprocessador possui 16 bits de endereço, ele é considerado um microprocessador de 16 bits.

98 Q418822
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Um microcomputador é construído a partir de um microprocessador com arquitetura CISC (complex instruction set computer), que utiliza barramentos de 16 bits de endereço e 8 bits de dados. Além disso, o microcomputador apresenta memória ROM de 4 kB e memória RAM de 8 kB. A comunicação entre o microprocessador e os demais componentes do microcomputador, nesse caso, é realizada por meio de barramentos de endereço de dados e de controle. Com base nessas informações, julgue os itens seguintes.

Por ter apenas 16 bits de endereço, o tamanho máximo de memória que esse microprocessador pode endereçar é de 32 kB.

99 Q418821
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Caso a saída S indique nível lógico 1, as chaves não poderão estar todas abertas.

100 Q418820
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

O bloco I é também denominado bloco coincidência, porque sua função lógica assume valor 1, quando coincidem os dois valores das variáveis booleanas de entrada do bloco.

101 Q418819
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

102 Q418818
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

103 Q418817
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

104 Q418816
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

105 Q418815
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

106 Q418814
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

107 Q418794
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

108 Q418793
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

109 Q418792
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

110 Q418788
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)

111 Q418786
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com base nessas informações, julgue os seguintes itens.

Se a palavra binária A3A2A1A0 for incrementada a cada ciclo de um relógio, contando de 0000 a 1111 em passos de 1, o sinal analógico obtido na saída do conversor (Vsaída) será contínuo no tempo e contínuo em amplitude, com valores entre 0 e 15 V.

112 Q418785
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Se A = 0, então, após um ciclo completo do relógio, o estado do sistema será Q1 = 0 e Q0 = 1.

113 Q418784
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Se A = 1, então, após um ciclo completo do relógio, o estado do sistema será Q1 = 1 e Q0 = 1.

114 Q418783
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Famílias de circuitos lógicos têm características próprias quanto a complexidade de implementação, consumo de potência, frequência de operação, margem de ruído. Alguns desses tipos de famílias já se tornaram obsoletos ou passaram por evoluções e aperfeiçoamento. Com relação a esse assunto, julgue os próximos itens.

Alguns dos tipos de proteção interna nos componentes CMOS possuem proteção contra curto-circuito na saída e utilizam diodos polarizados reversamente.

115 Q418782
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Famílias de circuitos lógicos têm características próprias quanto a complexidade de implementação, consumo de potência, frequência de operação, margem de ruído. Alguns desses tipos de famílias já se tornaram obsoletos ou passaram por evoluções e aperfeiçoamento. Com relação a esse assunto, julgue os próximos itens.

Em relação aos componentes da família TTL, os da família CMOS apresentam a vantagem de serem completamente imunes a cargas estáticas. No entanto, os componentes CMOS são mais caros do que os componentes TTL equivalentes.

116 Q418781
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Famílias de circuitos lógicos têm características próprias quanto a complexidade de implementação, consumo de potência, frequência de operação, margem de ruído. Alguns desses tipos de famílias já se tornaram obsoletos ou passaram por evoluções e aperfeiçoamento. Com relação a esse assunto, julgue os próximos itens.

A potência dissipada em um circuito da família CMOS ) diretamente proporcional à tensão de alimentação desse circuito ) é independente da frequência de operação (ou frequência de trabalho); por essa razão, apresenta significativa vantagem em relação aos circuitos da família TTL.

117 Q418780
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)

118 Q418779
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

119 Q418778
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

120 Q418777
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

121 Q418776
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

122 Q418775
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

123 Q418774
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

O diagrama de contatos que equivale à função lógica NAND entre as entradas I1 e I2 é:

124 Q418773
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

125 Q418772
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

Considere o texto abaixo:

The SN74LS373 consists of eight latches with 3-state outputs for bus organized system applications. The flip-flops appear transparent to the data (data changes asynchronously) when Latch Enable (LE) is HIGH. When LE is LOW, the data that meets the setup times is latched. Data appears on the bus when the Output Enable (OE) is LOW. When OE is HIGH the bus output is in the high impedance state.

Sobre o texto, analise:

I. Trata-se de um registrador de 8 bits.

II. LE é uma entrada de controle assíncrona.

III. OE habilita a saída quando está em nível lógico 0.

IV. LE deixa a saída em alta impedância quando está em nív...

126 Q418771
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

127 Q418770
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

128 Q418728
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

129 Q418727
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

Em um trecho de programa de certo microcontrolador aparece a instrução MOV A,B. Trata-se de uma instrução

130 Q418726
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

131 Q418725
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

Considere o trecho de um programa de microcontrolador apresentado abaixo.

MOV A,#3CH; carrega o registrador A com 3CH

MOV B,#4AH; carrega o registrador B com 4AH

ORL A,B; executa a operação A = A.OR.B

CPL ACC.0; complementa o bit 0 do registrador A

ANL A,#9DH; executa a operação A = A.AND.9DH

Após o processamento dessa rotina, o valor do registrador A é

132 Q418724
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

133 Q418723
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

134 Q418722
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

135 Q418696
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

136 Q418695
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

Caracteriza um tipo de entrada comum em CLPs:

137 Q418677
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)

138 Q418654
Engenharia Elétrica
Ano: 2012
Banca: Fundação Carlos Chagas (FCC)

139 Q418622
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

140 Q418621
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Assumindo que A e B sejam variáveis binárias, assinale a opção correspondente à expressão booleana válida.

141 Q418620
Engenharia Elétrica
Ano: 2012
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Dizer que o usuário adquiriu um computador que utiliza processador cuja palavra é de 64 bits é equivalente a dizer que o tamanho da palavra nesse processador, em bytes, é igual a

142 Q414007
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Em aplicações onde são usadas técnicas de DFT baseadas em BIST – built-in self test deve-se ter especial atenção ao processo de aplicação do teste em si. No caso de memórias, uma das técnicas aplicadas para o auto-teste em baixa potência é:
143 Q414005
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
No contexto de design for debug and diagnosis (DFD), faz-se as seguintes afirmações.

I. O processo de diagnóstico e debug exige um alto grau de controlabilidade e observabilidade dos nós internos de um circuito de forma que muitas das técnicas de DFT como scan são ajustadas para este fim. Exemplos deste tipo de técnicas especialmente ajustadas para diagnóstico e debug são blocos lógicos e sinais de relógio reconfiguráveis.

II. A única forma de extrair as informações de debug e diagnóstico é através de cadeias de scan dedicadas para isto.

III. Pode-se empregar de focused ion beam (FIB) para a edição ou pequenos consertos em um circuito integrado visando isolar ou corrigir possíveis defeitos.
144 Q413998
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
A etapa de síntese da malha de distribuição de relógio (CTS – clock tree synthesis) de um sistema digital deve ser feita:
145 Q413996
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
No contexto do fluxo de projeto de um circuito integrado afirma-se o que segue.

I. O resultado da síntese lógica de um sistema digital é um netlist de portas lógicas que implementa a funcionalidade modelada em HDL.

II. O emprego de linguagem HLD Verilog para modelamento de um sistema nos dá um nível de abstração dos detalhes relativos à sua implementação física.

III. Tendo o projeto passado pela análise estática de temporização (STA – static timing analysis ) e pela checagem de equivalência lógica (LEC – logic equivalence checking) durante a síntese lógica não há necessidade de repetir estes passos novamente após o leiaute.
146 Q413991
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
147 Q413988
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Dada uma memória embarcada em um sistemas em chip (SoC) organizada em 210 palavras de 08 bits cada. Quantos ciclos, no mínimo, de leitura e escrita são necessários para detectar a presença de falhas de transição em alguma posição.
148 Q413985
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
No contexto de teste funcional e estrutural de um sistema afirma-se o que segue. I. O teste funcional sempre pode ser executado e é a de forma de teste que proporciona a maior cobertura de falhas em menor tempo de execução. II. O teste estrutural é destinado somente para o teste de sistemas que tenham falhado no teste funcional e necessita-se localizar o que causou a falha funcional. III. Para a elaboração de um teste estrutural são necessários o netlist das portas lógicas que implementa o circuito sob teste e o modelo das falhas que deseja-se testar. Tendo em vistas as afirmações de I a III acima, temos que:
149 Q413983
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
150 Q413978
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
No contexto de geração de vetores de teste para um dado sistema afirma-se o que segue.

I. A geração dos vetores de teste é independente do tipo falha, basta conhecer a função lógica que relaciona as entradas e saídas primárias do sistema.

II. Considerando um sistema digital combinacional, se todos os vetores de testes que detectam uma falha F1 também detectam a F2, pois ambas possuem a mesma função lógica de falha. Diz-se então que elas são falhas equivalentes.

III. Um circuito lógico implementa sua função lógica de forma correta sob o ponto de vista estático. Mas, em algum ponto do mesmo, pode ocorrer atraso excessivo de propagação do sinal ou lentidão na transição. A captura deste tipo de falha somente pode ser feita através de um teste “at speed” observando diretament...
151 Q413971
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
No que concerne à porta lógica AND, pode-se afirmar que:
152 Q413970
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Supondo que um multiplexador possua 16 entradas de sinal, o número de entradas de seleção necessárias, excluindo a entrada ENABLE (habilita), é igual a
153 Q413968
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Um flip-flop JK com J = 1 e K =1 recebe na entrada um relógio de 150 kHz. A saída Q é igual a
154 Q413967
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
155 Q413957
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
156 Q413955
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Em um projeto de uma memória ROM (Read Only Memory) MOS (Metal-Oxide-Semiconductor) de 16 palavras x 4 bits, deseja-se armazenar a soma de 4 bits de duas variáveis de 2 bits. Para tal, serão necessários:
157 Q413765
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Qual é a técnica de inspeção não destrutiva capaz de detectar defeitos em montagens Flip-Chip?
158 Q413763
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Qual das alternativas não é um processo para a formação de bumps em CI's a serem montados pela técnica de flip-chip?
159 Q413743
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Como é denominado o teste de parâmetros não discretos, como margens de ruído e atrasos de propagação, que não operam com valores lógicos?
160 Q412428
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
161 Q412395
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
162 Q412367
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
163 Q412322
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
164 Q412290
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
165 Q412284
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
Em um processo industrial, uma malha utilizará um CLP para efetuar o controle do sistema hidráulico. Este sistema possui, como elementos sensores montados em tubulações e vasos, 3 indicadores de temperatura, cada um com um contato reversível, 2 indicadores de pressão, cada um com dois contatos independentes, 2 transmissores de nível com sinal de 4 – 20 mA e 1 transmissor de vazão com sinal de 0 – 10V. O CLP para atender a esta malha deve possuir, no mínimo, a seguinte configuração para as entradas desses sensores: Obs.:

ED – Entradas Digitais

EA – Entradas Analógicas
166 Q568470
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A partir dessas informações e considerando a tabela-verdade e os circuitos mostrados nas figuras I, II e III acima, julgue os itens que se seguem.

O circuito da figura III implementa corretamente a função lógica representada pela tabela-verdade.

167 Q418887
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Para transmitir sinais de voz por um sistema de comunicação digital, é necessário digitalizar esses sinais. Usualmente, 64 kbps são despendidos para representar digitalmente sinais de voz com banda telefônica (300 Hz a 3.400 Hz), que são amostrados a taxa de 8.000 amostras por segundo. Acerca dessa digitalização, julgue os itens seguintes.

Na digitalização em apreço, cada amostra do sinal de voz é representada por uma palavra binária de 16 bits.

168 Q418886
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A respeito das saídas X e Y do circuito lógico representado na figura acima, é correto afirmar que, se o estado presente dos flip-flops for

X = 1 e Y = 0, após um ciclo completo do sinal de clock, o estado será X = 1 e Y = 1.

169 Q418885
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A respeito das saídas X e Y do circuito lógico representado na figura acima, é correto afirmar que, se o estado presente dos flip-flops for

X = 0 e Y = 0, após um ciclo completo do sinal de clock, o estado será X = 1 e Y = 0.

170 Q418884
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A partir dessas informações e considerando a tabela-verdade e os circuitos mostrados nas figuras I e II, julgue os itens que se seguem.

O circuito da figura II implementa a função lógica