A etapa de síntese da malha de distribuição de relógio (C...

#Questão 413998 - Engenharia Elétrica, Eletrônica Digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

A etapa de síntese da malha de distribuição de relógio (CTS – clock tree synthesis) de um sistema digital deve ser feita:

A) Durante a síntese lógica.

B) Durante a simulação lógica.

C) Durante o STA (static timing analysis).

D) Após a disposição dos blocos no leiaute (placement).

E) No momento da definição da arquitetura do sistema.

Navegue em mais questões

Erro ao Ler: SQLSTATE[HY093]: Invalid parameter number: number of bound variables does not match number of tokens