161 Q412395
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
162 Q412367
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
163 Q412322
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
164 Q412290
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
165 Q412284
Engenharia Elétrica
Ano: 2012
Banca: Fundação CESGRANRIO (CESGRANRIO)
Em um processo industrial, uma malha utilizará um CLP para efetuar o controle do sistema hidráulico. Este sistema possui, como elementos sensores montados em tubulações e vasos, 3 indicadores de temperatura, cada um com um contato reversível, 2 indicadores de pressão, cada um com dois contatos independentes, 2 transmissores de nível com sinal de 4 – 20 mA e 1 transmissor de vazão com sinal de 0 – 10V. O CLP para atender a esta malha deve possuir, no mínimo, a seguinte configuração para as entradas desses sensores: Obs.:

ED – Entradas Digitais

EA – Entradas Analógicas
166 Q568470
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A partir dessas informações e considerando a tabela-verdade e os circuitos mostrados nas figuras I, II e III acima, julgue os itens que se seguem.

O circuito da figura III implementa corretamente a função lógica representada pela tabela-verdade.

167 Q418887
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Para transmitir sinais de voz por um sistema de comunicação digital, é necessário digitalizar esses sinais. Usualmente, 64 kbps são despendidos para representar digitalmente sinais de voz com banda telefônica (300 Hz a 3.400 Hz), que são amostrados a taxa de 8.000 amostras por segundo. Acerca dessa digitalização, julgue os itens seguintes.

Na digitalização em apreço, cada amostra do sinal de voz é representada por uma palavra binária de 16 bits.

168 Q418886
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A respeito das saídas X e Y do circuito lógico representado na figura acima, é correto afirmar que, se o estado presente dos flip-flops for

X = 1 e Y = 0, após um ciclo completo do sinal de clock, o estado será X = 1 e Y = 1.

169 Q418885
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A respeito das saídas X e Y do circuito lógico representado na figura acima, é correto afirmar que, se o estado presente dos flip-flops for

X = 0 e Y = 0, após um ciclo completo do sinal de clock, o estado será X = 1 e Y = 0.

170 Q418884
Engenharia Elétrica
Ano: 2011
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A partir dessas informações e considerando a tabela-verdade e os circuitos mostrados nas figuras I e II, julgue os itens que se seguem.

O circuito da figura II implementa a função lógica