81
Q418405
82
Q418404
Quanto à utilização e funcionamento dos capacitores, marque V para as afirmativas verdadeiras e F para as falsas.
( ) A instalação deve ser precedida de medidas operacionais que levem à diminuição da necessidade de reativo como desligamento de motores ou outras cargas indutivas ociosas.
( ) Como fontes de reativo, a circulação fica limitada aos pontos onde é efetivamente necessária, reduzindo perdas.
( ) São equipamentos capazes de armazenar energia reativa e fornecer aos equipamentos a energia necessária ao seu funcionamento.
A sequência está correta em
83
Q418403
Para determinar o número de espiras dos enrolamentos de um transformador fez-se um enrolamento auxiliar com 10 espiras enroladas no núcleo. Ao aplicar 220 V no primário obteve-se, no secundário, uma tensão de 40 V e no enrolamento auxiliar 2 V. O número de espiras dos enrolamentos do primário e do secundário do transformador são, respectivamente,
84
Q418402
85
Q418401
86
Q418400
Um transformador tem as seguintes especificações nominais: 110 V × 12 V − 6 VA. Apresenta, respectivamente, as correntes do primário e secundário quando este transformador está operando em máxima potência:
87
Q418399
88
Q418332
Uma associação série envolvendo os resistores de cores amarelo-violeta-vermelho-ouro e branco-marrom-marrom-ouro pode ser substituída, sem comprometer o valor real da resistência, por um único resistor de cores:
89
Q418331
Caracteriza o SCR:
90
Q418293
Dois capacitores de 100 μF são associados em série e alimentados por uma tensão DC de 200 V. A carga armazenada em cada capacitor vale
91
Q418292
Um transformador monofásico tem a especificação seguinte: 220 V × 110 + 110 V − 880 VA. O ensaio em curtocircuito determinou a tensão de curto-circuito para que o transformador atinja a corrente nominal no primário, cujo valor medido foi 18 V. A impedância percentual e a corrente de curto-circuito do transformador valem, respectiva e aproximadamente,
92
Q418291
Sendo IB a corrente de projeto do circuito de uma instalação elétrica e IZ a capacidade de condução de corrente dos seus condutores, um disjuntor com corrente nominal de 40 A se enquadra em:
93
Q418290
94
Q418259
95
Q418258
96
Q418135
97
Q418133
Um alimentador trifásico de 200 V de tensão de linha alimenta uma carga trifásica resistiva de 3.000 W.
A corrente nominal, em ampères, nesse alimentador é de
98
Q417980
A intensidade da corrente é dada pela quantidade de carga elétrica por unidade de tempo. Então temos Onde:
I – Q = carga elétrica > Joule (J);
II – Delta t = intervalo de tempo > hora (h);
III – i = intensidade de corrente elétrica > Coulomb por segundo (C/s) = Ampere (A).
Quais afirmativas acima estão corretas?
99
Q417979
Para se conhecer a corrente elétrica e consequentemente definir a bitola do condutor a ser utilizado é necessário:
100
Q417974
Determinada aplicação utiliza um transistor de efeito de campo MOS (metal-óxido silício), com canal N e substrato formado por semicondutor P. Essa aplicação depende do controle da tensão porta-fonte do transistor. Assinale a opção correspondente ao fato que ocorre quando se aplica tensão porta-fonte positiva no transistor.
101
Q417891
102
Q417890
103
Q417888
Sobre dimensionamento de condutores de uma instalação elétrica, é correto afirmar:
104
Q417886
Uma pilha de tensão nominal igual a 1,5 V já usada tem a sua tensão medida por um multímetro digital de 3 ½ dígitos com o seletor em três posições diferentes: 2 VDC, 20 VDC e 200 VDC. Apresenta coerentemente a visualização dos valores no display do multímetro:
105
Q414004
Uma infraestrutura de teste possui entre outros equipamentos um analisador de espectro e um osciloscópio para o teste paramétrico de sistemas. Podemos dizer que:
106
Q414000
No contexto da implementação física de um circuito integrado afirma-se o que segue. I. O efeito de eletromigração (EM) é decorrente da alta densidade de corrente e alternância de temperatura nas linhas de interconexão sendo uma das causas de ruptura ou falha mecânica das mesmas. II. O emprego de bibliotecas de células com múltiplos Vt (tensões de limiar dos transistores) objetiva a redução da corrente de fuga (leakage) em geometrias com canal mais curto. III. Efeitos de interferência entre trilhas de roteamento têm impacto no incremento do atraso na linha afetado degradando a integridade do sinal.
107
Q413994
No projeto de um sistema em chip (SoC), é empregado um grande número de núcleos e blocos de propriedade intelectual. Uma estratégia para lidar com a testabilidade deste tipo de sistema é:
108
Q413989
O método de medida de IDDq (corrente quiescente total) é mais indicado para diagnosticar falhas do tipo:
109
Q413986
O emprego de técnicas de projeto voltadas ao teste (DFT) pode auxiliar tanto no teste de dispositivos isolados (teste de manufatura) como no teste de um sistema composto por vários dispositivos interconectados em uma placa de circuito impresso. Neste sentido, para minimizar ou mesmo evitar o emprego de “camas de pregos” para teste e diagnóstico de falhas em sistemas eletrônicos pode-se:
110
Q413976
A concepção de um de um circuito integrado da especificação ao dispositivo físico pode ser divida em quatro grandes etapas que compreendem: síntese do design, verificação, fabricação e teste. Em relação a estas etapas afirma-se o disposto a seguir. I. A síntese do design implementa as funcionalidades de entrada e saída da aplicação alvo levando em conta as características do processo de fabricação e dispositivos. II. A verificação destina-se a apenas a complementar a etapa de teste do dispositivo físico. III. A etapa teste deve iniciar já na etapa de design com o objetivo de facilitar a sua realização após a fabricação. Com relação às afirmações acima, pode-se afirmar que:
111
Q413975
Para um determinado circuito integrado de sinais mistos (analógico e digital) VLSI, seu plano de teste prescreve de 108 vetores de teste a serem aplicados para teste da parte digital. Para o teste dos blocos analógicos é gasto 3 segundos. Empregase um equipamento de teste com capacidade de aplicação de 50 Mega (50x106) vetores de teste por segundo. O custo operacional do ATE (equipamento automático de teste) é de R$0,02 por segundo de uso. Estima-se que o yeild do processo de fabricação circuito integrado em questão é de 80%. Qual o custo estimado do teste por chip bom?
112
Q413973
O processo de teste a que um sistema VLSI é submetido após a fabricação tem por objetivo:
113
Q413965
Na sintaxe da linguagem VerilogAMS, a rotina padrão vpi_chk_error( ) deve retornar uma constante inteira representando um nível de severidade de erro se a chamada anterior a uma rotina VPI (Verilog Procedural Interface) resultou em erro. Considerando as constantes de retorno de erro para a rotina vpi_chk_error( ), a que possui maior severidade é:
114
Q413963
A partir da tela inicial do software Virutoso Layout Editor, é possível acessar a interface gráfica Dracula DRC (Design Rule Checking). Nesta interface, é possível visualizar erros de DRC e investigar suas causas. Para verificar as regras de DRC a partir da interface gráfica Dracula DRC, deve-se executar o seguinte procedimento:
115
Q413962
Alguns anéis de pad existentes nas entradas de dispositivos CMOS (Metal-Óxido-Semicondutor Complementar) contêm implementações de Schmitt triggers, cuja histerese eleva o ponto de chaveamento quando o sinal de entrada é baixo e o reduz quando o sinal de entrada é alto. A função desse circuito nessas estruturas é
116
Q413960
O software Virtuoso Hierarchy Editor permite ao usuário visualizar vários níveis de um único projeto usando uma tabela ou uma vista em árvore. Assinale uma alternativa que NÃO é passível de ser executada pelo Virtuoso Hierarchy:
117
Q413953
Um mecanismo de falha de inversores CMOS (Metal-Óxido-Semicondutor Complementar) caracteriza-se pela formação de um retificador controlado de silício (SCR) biestável a partir do acoplamento cruzado de transistores “npn” e “pnp” parasitas, desenvolvendo caminhos de baixa resistência entre o dreno e o corpo dos inversores que normalmente são aterrados. É, então, estabelecida uma malha de realimentação que faz circular uma corrente elevada entre o dreno e o corpo, resultando no desligamento da fonte de alimentação ou no derretimento dos terminais de alimentação. Tal mecanismo de falha denominase:
118
Q413948
Sobre a fabricação de um transistor nMOS (Metal-Óxido-Semicondutor tipo “n”), pode-se afirmar que a seguinte etapa desse processo é dita auto-alinhada:
119
Q413947
Cada fio de um par de interconexões de 1 mm tem distribuição linear de capacitância de 2,5 fF/μm em relação ao plano de terra representado pelo substrato e 2,5 fF/μm em relação ao fio adjacente. Cada interconexão é ligada a um inversor CMOS com resistência de 20 kΩ. Pode-se afirmar que os retardos de contaminação e de propagação ao longo do caminho das interconexões serão, respectivamente, iguais a: (despreze a capacitância parasita do inversor CMOS e a resistência dos fios)
120
Q413905
Um transistor de potência, para o qual a temperatura máxima da junção TJmáx = 150 ºC, é capaz de dissipar 50 W à temperatura de 50 ºC. Considerando que o transistor foi conectado a um dissipador de calor usando uma arruela com resistência térmica igual a 0,5 ºC/W, a temperatura no dissipador necessária para assegurar a operação segura a 30 W e o comprimento do dissipador são, respectivamente, iguais a: (considere a resistência térmica do ar ambiente em repouso igual a 4 °C/W e a temperatura ambiente igual a 15 °C)
121
Q413843
Durante o projeto e layout de uma placa de circuito impresso (PCI), alguns arquivos são gerados durante o processo. Ao finalizar o esquemático de um circuito, o programa de projeto gera um arquivo que contem informações acerca dos componentes, alguns de seus atributos e as conexões realizadas entre eles, ou seja, define como os componentes de um circuito se conectam. Este arquivo é conhecido como:
122
Q413840
Ao projetar uma placa de circuito impresso (PCI), devem ser utilizadas algumas técnicas para garantir a minimização de efeitos indesejáveis, tais como: crosstalk, efeitos parasitas, dentre outros. Para circuitos que utilizam sinais de alta frequência, uma técnica permite a elaboração de guias de transmissão em PCIs. O nome dado a este tipo de linha de transmissão é:
123
Q413838
O formato de arquivo adotado como padrão pela indústria de fabricação de circuito impresso que descreve as imagens de todas as camadas (layers) de uma placa de circuito impresso, como por exemplo, camadas de cobre, máscaras de solda, máscaras de furação, dentre outras, é conhecido como:
124
Q413833
Assinale a alternativa que identifique corretamente o método com as seguintes características: I) Este método pode ser utilizado para realizar a conexão entre terminais de um chip e uma placa de circuito impresso diretamente, sem a necessidade de encapsulamento do chip. II) É um método de baixo custo que consiste na conexão de fios, usualmente ouro, alumínio ou cobre, aos terminais de um chip, permitindo a ligação a um encapsulamento que facilite o manuseio e a utilização em circuito mais complexo.
125
Q413832
Um possível método de conexão entre um dispositivo semicondutor e um circuito externo consiste em realizar a conexão do primeiro diretamente ao segundo. Neste método, os terminais do chip recebem deposições de porções de solda, antes mesmo de sua separação do wafer. Posteriormente, o chip é virado com seus terminais sobre o circuito externo e a soldagem é realizada pelo derretimento da solda, normalmente através de ar quente. Tal método é conhecido como:
126
Q413830
O processo de teste de circuitos integrados em uma linha de produção é um passo que consome grande parte do tempo de fabricação. Além disso, é fundamental para a qualidade dos circuitos produzidos. Várias técnicas foram desenvolvidas para permitir um melhor desempenho neste quesito. Quanto a estas técnicas, analise as seguintes sentenças: I) Um dos métodos para contornar alguns problemas encontrados na etapa de testes é o DFT (Design For Testing), aplicado ainda na fase de projeto do produto. II) No método DFT, o produto é projetado de forma que suas arquiteturas permitam um teste de parâmetros realizado em condições de fábrica em vez de testar sua forma real de operação. Em relação a estas sentenças, pode-se afirmar que:
127
Q413829
Analise as sentenças abaixo sobre testes na fabricação de circuitos integrados: I) Durante a fase conhecida como “Wafer Testing”, os circuitos integrados que não forem aprovados em todos os padrões de teste são descartados. II) Os testes realizados em chips, ainda no wafer, são realizados por amostragem, de acordo com teorias estatísticas permitindo uma avaliação média de cada lote. III) Um probe card é um meio de conexão física entre os circuitos integrados fabricados em um wafer e um sistema eletrônico de teste. Estão corretas as sentenças:
128
Q413776
Com relação às portas utilizadas nos transistores de efeito de campo (MOSFETs) em tecnologias CMOS padrão de vanguarda, pode-se dizer que
129
Q413774
Circuitos integrados são fabricados em salas limpas, também denominadas salas brancas. Qual das afirmativas abaixo é incorreta?
130
Q413761
A iniciativa RoHS / WEEE, que determina a eliminação do uso de materiais nocivos ao meio ambiente, teve um impacto significativo na indústria de semicondutores, pois ela requer o banimento de qual elemento?
131
Q413760
Qual dos processos abaixo não é utilizado na fabricação de placas de circuito impresso com tecnologia SMT (Surface Mount Technology)?
132
Q413754
Instrumentos de medida devem ser construídos e conectados no circuito de modo a não afetarem o sinal a ser medido. Qual das alternativas abaixo descreve como um multímetro digital deve ser construído e montado em um circuito de modo a medir a corrente que está passando?
133
Q413752
O diodo semicondutor de junção pn é um dos elementos básicos na fabricação de circuitos integrados. Qual é o efeito do diodo numa corrente alternada de radiofrequência (RF) que o atravessa?
134
Q413751
Qual medida elétrica permite avaliar a presença de defeitos e cargas no dielétrico de porta de estruturas Metal-isolantesemicondutor (MIS)?
135
Q413745
Um módulo Multi-chip-module (MCM) formado por 4 circuitos integrados pré-testados (Known-good-dies) devem seguir qual protocolo de teste após o encapsulamento?
136
Q413742
Qual estilo de projeto de circuitos integrados é caracterizado pelo uso de uma matriz pré-definida sobre a qual o circuito é implementado através da definição das interconexões entre os elementos da matriz?
137
Q413740
Como é denominada a metodologia de projeto de circuitos integrados que partindo de uma descrição abstrata da operação do circuito, se utiliza de refinamentos sucessivos da descrição do circuito até que se obtenha uma descrição física do circuito?
138
Q413735
Softwares como o Matlab e o Labview são corriqueiramente utilizados em laboratórios de microeletrônica. Esses softwares são primordialmente utilizados respectivamente para
139
Q413733
As técnicas de planejamento de experimentos (DoE) são utilizadas para melhorar a qualidade de processos de fabricação e do produto final. Qual das alternativas não apresenta uma vantagem do uso de DoE?
140
Q413731
As conexões internas de um circuito integrado definem qual nível de empacotamento?
141
Q413728
A técnica de montagem de chips (dies) por Solda de Fios (Wire Bonding) apresenta a seguinte vantagem quando comparada com a técnica de flip-chip:
142
Q413721
Uma característica muito importante de um processo de fabricação de circuitos integrados é a resistência de folha. Com relação a esta característica, assinale a alternativa correta:
143
Q413716
Avalie as assertivas a seguir sobre estruturas de teste para avaliação de processos de fabricação de circuitos integrados: I) Um exemplo de estrutura de inspeção visual é o conjunto de linhas. II) Para realização de testes com conjunto de linhas, são colocadas linhas nas direções x e y do wafer a ser testado. III) Os conjuntos de linhas podem ser feitos de forma que o período seja constante, mas a largura da linha seja diminuída; o período seja constante, mas a distância entre linhas seja diminuída; ou tanto linha quanto distância entre linhas são diminuídas alterando assim a periodicidade das linhas. Estão corretas as assertivas:
144
Q413714
Na fabricação de circuitos integrados, algumas estruturas de teste podem ser usadas para avaliação do processo. Analise as sentenças a seguir: I) Para a correta avaliação do processo de fabricação de um CI, é sempre necessário realizar a caracterização de um componente eletrônico. II) É possível caracterizar partes de um processo de fabricação de CIs por meio de estruturas de teste visual. III) Estruturas de inspeção visual têm como objetivo a avaliação exclusivamente qualitativa. Estão corretas as sentenças:
145
Q413708
Um inversor MOS foi construído com MOSFETs casados com tensão de limiar, Vt = 0,5V. Sabendo-se que a tensão de alimentação utilizada é VDD = 5V, assinale a alternativa que apresenta o menor valor de tensão de entrada que será considerado como um nível lógico 1.
146
Q413701
Um engenheiro realizou alguns testes com um transistor MOSFET de canal N para tentar caracterizá-lo. Ele estudou a variação das tensões entre porta e fonte (VGS), e entre dreno e fonte (VDS). Sendo assim, analise as seguintes asserções feitas:
I) Para uma tensão VGS fixa, acima da tensão de limiar (Vt), variando-se a tensão VDS existe um valor desta última que faz com que o transistor entre na região de saturação.
II) Se VDS = VGS - Vt, a diferença de potencial entre porta e dreno fica igual à tensão de limiar (Vt), e o canal atinge sua largura máxima, ponto a partir do qual mudanças em VDS têm pouco efeito sobre o valor de corrente entre fonte e dreno, e o transistor se diz saturado.
Com relação a estas assertivas, pode-se afirmar que:
147
Q413699
Uma das características de um transistor MOSFET é a existência de uma tensão de limiar (threshold). Analise as assertivas a seguir, sobre esta tensão: I) Para tensões entre porta (gate) e fonte (source), VGS, abaixo de uma tensão de limiar (Vt), não haverá ou será muito pequeno o fluxo de corrente entre fonte e dreno. II) Quando VGS < Vt, a densidade de cargas acumuladas no canal é nula ou muito pequena já que a intensidade de campo elétrico não será suficiente para a formação do canal condutor. Com relação a essas assertivas, pode-se afirmar que:
148
Q413693
Um engenheiro realizou diversos testes de caracterização de um capacitor MOS variando a tensão aplicada a seus terminais e medindo a capacitância. Analise as seguintes sentenças: I) A capacitância varia monotonicamente com a tensão. II) A variação da capacitância é linear com relação à tensão. III) A curva CV (Capacitância versus Tensão) apresenta um máximo de capacitância. Este engenheiro pode concluir que estão corretas as sentenças:
149
Q413682
Com relação à estrutura dos dados gerados, transmitidos e armazenados durante a execução do fluxo de projeto de circuitos integrados, principalmente utilizando-se as ferramentas comerciais, podemos classificá-los em:
150
Q413680
A política de contingência, dentro do contexto de desenvolvimento de circuitos integrados, visa principalmente:
151
Q413679
Considerando um projeto de CI com sua configuração sob controle de versão, do ponto de vista dos procedimentos de backup, dados de simulação são considerados:
152
Q413677
Visando a definição de um ambiente computacional otimizado para atender um centro de projetos de Circuitos Integrados de grande porte, qual seria o melhor critério para definir políticas de cotas de uso do disco?
153
Q413675
Como são, em geral, utilizados dentro do contexto de circuitos integrados, os softwares de gestão de recursos distribuídos?
154
Q413665
Quais são os arquivos de inicialização utilizados pelo “Design Framework II” fornecido pela Cadence e principal ferramenta utilizada no projeto de circuitos analógicos Virtuoso?
155
Q413660
O que é um Vault, o que é uma VOB e o que é um repositório dentro do contexto das ferramentas de controle de versão utilizadas para o projeto de circuitos integrados?
156
Q413658
Quais são as principais aplicações das ferramentas de controle de versão no contexto do projeto de circuitos integrados?
157
Q413656
Quais são as principais ferramentas de controle de versão que possuem integração completa com as ferramentas Cadence utilizadas para o projeto de circuitos analógicos de modo nativo?
158
Q413655
Qual das alternativas abaixo melhor ilustra o procedimento genérico de instalação de um PDK?
159
Q413653
O que é e quais são os componentes principais em geral disponibilizados por um PDK?
160
Q413650
Dentre os conjuntos de ferramentas de EDA/CAD abaixo, quais utilizam TCL como linguagem para sua automação e personalização?
161
Q413648
Qual a alternativa que melhor descreve as diferenças fundamentais entre o fluxo de projeto bottom-up e top-down e sua relação com as ferramentas de EDA/CAD?
162
Q413644
Qual das alternativas abaixo melhor ilustra as etapas básicas do fluxo de projeto analógico, em sua ordem cronológica, considerando a interdependência entre as etapas e as respectivas ferramentas de EDA utilizadas?
163
Q413602
Quais as cargas encontradas na estrutura de porta MOS e qual medida as identifica?
164
Q413576
Para simular o valor de transcondutância de um determinado transistor nMOS, polarizado na região tríodo para tensão entre fonte e dreno de 100 mV, que parâmetros são necessários?
165
Q413530
Para processos tipo RIE de corrosão de Si em descargas assimétricas, qual dos eletrodos é utilizado para fixar a lâmina?
166
Q412459
167
Q412447
168
Q412441
169
Q412440
170
Q412434
Para gerar o traço horizontal de varredura na tela de um osciloscópio analógico, aplica-se, sobre as placas defletoras horizontais, uma forma de onda de tensão periódica, cujo esboço é