Questões de Arquitetura de Computadores da FCC

No contexto de sistemas de entrada e saída, uma controladora de placa de rede notifica o processador sobre um evento ocorrido por meio de

Um analista deseja converter os valores da capacidade de memória de duas placas de vídeo, especificadas em decimal, conforme:

Placa 1 ? 200 Mb.
Placa 2 ? 550 Gb.

Convertendo o número decimal de placa 1 para binário de mais baixa ordem e de placa 2 para hexadecimal, os corretos e correspondentes resultados serão: 

A fim de analisar dados exibidos em uma instrução de interrupção do computador no formato binário de mais baixa ordem, 1100 0110, um Analista necessitou convertê-los para hexadecimal e decimal, resultando, respectivamente, nos valores 

Em arquiteturas que trabalham com paralelismo ao nível de instruções, existe a execução em pipeline. O processamento em pipeline divide a execução de instruções em várias partes, cada uma das quais tratada por um hardware dedicado exclusivamente a ela. Considere o funcionamento de um pipeline de 5 estágios:  
O estágio 1 busca a instrução da memória e a armazena em um buffer até o momento de executá-la. No estágio A ocorre a execução da instrução utilizando os dados. No estágio B ocorre a busca dos operandos na memória ou nos registradores. No estágio C o resultado do processamento é escrito em um registrador. No estágio D ocorre a decodificação da instrução, determinando tipo e operandos.
Os estágios A, B, C e D correspondem, correta e respectivamente, a 

Ao pesquisar sobre tipos de memória de computadores, uma Analista verificou algumas características de um tipo onde os dados podem ser lidos e gravados eletricamente, mas é utilizada uma luz ultravioleta para apagar seu conteúdo e permitir uma nova escrita. Contudo, para permitir a regravação do seu conteúdo, todos os dados devem ser apagados antes de iniciar uma nova gravação.
Trata-se da memória