1
Q568919
A representação da Saída Multiplexada S é a saída
2
Q442155
A ferramenta de software presente no Virtuoso Layout Editor para checar as violações às regras de projeto do layout, chama-se DRC(“Design Rule Checking”). Qual o melhor momento, durante a elaboração do projeto no Virtuoso Layout, para se executar o DRC?
3
Q442154
4
Q442152
5
Q442150
Na simulação, o Verilog AMS gera um evento chamado: “final_step event”. Em relação a esse evento, é correto afirmar que
6
Q442149
Em Verilog AMS, é correto afirmar que
7
Q442147
8
Q442145
9
Q442143
Em um circuito misturador, fr é a freqüência de RF e flo é a frequência do oscilador local. Admitindo esse misturador como sendo um conversor duplamente balanceado, o sinal de saída terá as seguintes frequências:
10
Q442141
Em relação a um amplificador de potência classe A, pode- se afirmar que