61 Q408134
Engenharia de Telecomunicações
Ano: 2014
Banca: Instituto Americano de desenvolvimento (IADES)
Um amplificador operacional ideal responde apenas à diferença de sinal (v2 – v1), ou seja, quando os sinais são iguais, a saída é nula. Assinale alternativa que indica como é conhecida essa propriedade do amplificador operacional.
62 Q408133
Engenharia de Telecomunicações
Ano: 2014
Banca: Instituto Americano de desenvolvimento (IADES)

Considerando um amperímetro que utiliza um galvanômetro como sensor, para que a medida seja a mais precisa possível, é necessário que o amperímetro seja ligado em

63 Q408125
Engenharia de Telecomunicações
Ano: 2014
Banca: Instituto Americano de desenvolvimento (IADES)

O circuito apresentado representa um conversor digitalanalógico utilizando amplificador operacional, no qual os sinais de entrada A, B, C e D são bits do código BCD 8421, dados por níveis de tensão 0 (zero volt) ou 1 V (um volt). A respeito dele, é correto afirmar que a tensão de saída Vs é dada pela equação

64 Q408117
Engenharia de Telecomunicações
Ano: 2014
Banca: Instituto Americano de desenvolvimento (IADES)
Assinale a alternativa que indica o transistor controlado por tensão, com uma alta impedância de entrada e fabricado com metal-óxido-semicondutor.
65 Q408111
Engenharia de Telecomunicações
Ano: 2014
Banca: EXATUS / EXATUSPR Promotores de Eventos e Consultorias
O número de flip-flops necessários para o projeto de um contador ondulante de módulo 100 (centena) é de:
66 Q408102
Engenharia de Telecomunicações
Ano: 2014
Banca: EXATUS / EXATUSPR Promotores de Eventos e Consultorias

Para a configuração com autopolarização do transistor JFET dada abaixo, assinale a alternativa CORRETA:

67 Q408370
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
68 Q408368
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

Dado o seguinte código em System Verilog:

wire a = 1'bx;

wire b = 1'bx;

reg c,d;

initial if (a) c = 1'b0; else c = 1'b1;

initial if (b == 1'bx) d = 1'b0; else d = 1'b1;

final $display("c = %b, d = %b", c,d);

Qual a saída do programa acima?

69 Q408366
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Quais das opções abaixo não fazem parte de uma especificação de um “covergroup” em SystemVerilog?
70 Q408364
Engenharia de Telecomunicações
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Quais das seguintes estruturas não é parte da linguagem SystemVerilog, de acordo com o padrão IEEE 1800-2009?