Banca:
Instituto Americano de desenvolvimento (IADES)
Um amplificador operacional ideal responde apenas à diferença de sinal (v2 – v1), ou seja, quando os sinais são iguais, a saída é nula. Assinale alternativa que indica como é conhecida essa propriedade do amplificador operacional.
Banca:
Instituto Americano de desenvolvimento (IADES)
Considerando um amperímetro que utiliza um galvanômetro como sensor, para que a medida seja a mais precisa possível, é necessário que o amperímetro seja ligado em
Banca:
Instituto Americano de desenvolvimento (IADES)
O circuito apresentado representa um conversor digitalanalógico utilizando amplificador operacional, no qual os sinais de entrada A, B, C e D são bits do código BCD 8421, dados por níveis de tensão 0 (zero volt) ou 1 V (um volt). A respeito dele, é correto afirmar que a tensão de saída Vs é dada pela equação
Banca:
FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Uma empresa de CI planeja lançar um microcontrolador que possui diversos periféricos, como conversores AD e DA, SPI, USB, I²C e memórias. Durante a fase de testes em laboratório, detectou-se que o microcontrolador funcionou corretamente com todos os periféricos. Porém, quando os dados foram enviados para USB, mesmo não sendo utilizados, provocaram uma pane geral no chip. O caso descrito pode ser caracterizar como
Banca:
FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Durante a etapa de síntese, diversas modificações são realizadas na estrutura do circuito para que as restrições do projeto sejam atingidas. Existem também especificações de projeto que são colocadas nessa fase, como multi-cycle path ou false path. Alteram algumas estruturas, mas não a funcionalidade do sistema. As ferramentas de síntese podem gerar um script contendo essas informações, que serão usadas em
Banca:
FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Com relação às etapas do fluxo de projeto, considere as afirmativas abaixo: I – Floorplanning é o processo de posicionar as células em locais apropriados dentro do chip. II – Na análise estática de tempo (STA), o projetista cria vetores de teste que são simulados utilizando a gate-level netlist para verificar os requisitos de tempo. III – Na etapa de floorplannig ocorre o planejamento das linhas de alimentação do chip. Está correto APENAS o que se afirma em:
