161 Q760090
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Um especialista está estudando as confiabilidades associadas ao sistema A, aqui denominado “sistema dois em série com dois em paralelo”. Conforme a figura acima, o sistema A é composto por dois subsistemas B e C em série, sendo B e C compostos por itens em paralelo na condição de redundância ativa, respectivamente, B1 e B2 em B, e C1 e C2 em C. RA representa a confiabilidade do sistema A, RB e RC representam as respectivas confiabilidades dos subsistemas B e C, enquanto que RB1, RB2, RC1 e RC2 expressam, respectivamente, as confiabilidades (menores que 1) de cada item dos subsistemas B e C.

Com base nessa situação e considerando todos os eventos envolvidos nos cálcu...

162 Q634442
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
Acerca da técnica de controle de potência por PWM em reguladores, julgue os itens seguintes. Na técnica de controle por PWM com histerese, existem níveis diferentes de comparação de tensão na saída para abrir e fechar a chave entre fonte e carga.
163 Q634441
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
Acerca da técnica de controle de potência por PWM em reguladores, julgue os itens seguintes. A técnica de controle por PWM com histerese faz que o sinal de chaveamento tenha uma frequência fixa bem estabelecida, reduzindo o ruído sobre a linha.
164 Q634440
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
A evolução da eletrônica trouxe mudanças significativas nas fontes de alimentação. Hoje, eficientes sistemas de chaveamento de corrente são empregados na estabilização de tensão e no controle de potência entregue a cargas eletrônicas. A respeito dos reguladores de tensão chaveados e lineares, julgue os itens que se seguem.

Na configuração de regulador chaveado esquematicamente apresentado na figura abaixo, se o sinal S é tal que o transistor fica saturado durante 80% do ciclo de chaveamento, então a tensão média sobre a carga R vale aproximadamente 5 Vi, desprezando-se elementos parasitas.

165 Q793998
Engenharia Eletrônica
Ano: 2006
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
166 Q793994
Engenharia Eletrônica
Ano: 2006
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)
167 Q794161
Engenharia Eletrônica
Ano: 2004
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com relação ao circuito acima, julgue o item subseqüente, considerando que todos os componentes do circuito são ideais.

Se B0 = 1, B1 = 1, B2 = 0, B3 = 0, e VREF = 5V, a tensão na saída do amplificador operacional presente no circuito será igual a 0,5 V.
168 Q794160
Engenharia Eletrônica
Ano: 2004
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A respeito do circuito seqüencial representado acima, julgue os itens que se seguem.

O circuito é síncrono, e as alterações nos valores de Q1 e Q0 sempre ocorrem na borda de descida do clock.
169 Q794159
Engenharia Eletrônica
Ano: 2004
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A respeito do circuito seqüencial representado acima, julgue os itens que se seguem.

170 Q794158
Engenharia Eletrônica
Ano: 2004
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Solicitou-se a um engenheiro que elaborasse um circuito lógico com quatro entradas — A, B, C e D — e uma saída — saída —, que detectasse quando a quantidade de bits 1 apresentados em sua entrada fosse menor ou igual a dois. O engenheiro, então, elaborou, para esse circuito, a tabela-verdade mostrada acima.

Com relação a essa tabela e a possíveis realizações físicas da mesma, julgue os itens seguintes.

O circuito a seguir é capaz de realizar a expressão booleana mínima, na forma produto de somas, para a saída desejada.