1991 Q422911
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com base no circuito apresentado na figura acima, julgue os itens subseqüentes.

O transistor usado no circuito é do tipo bipolar.

1992 Q422910
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com base no circuito apresentado na figura acima, julgue os itens subseqüentes.

A corrente Ie que circula no circuito é igual a

1993 Q422909
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Com base no circuito apresentado na figura acima, julgue os itens subseqüentes.

O circuito pode ser polarizado de modo a funcionar como fonte de corrente.

1994 Q422908
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima, na forma de blocos, mostra o esquema básico de uma read only memory (ROM) genérica.

A partir dessas informações, julgue os itens que se seguem.

A matriz de dados é construída fisicamente somente com resistores e amplificadores operacionais.

1995 Q422907
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima, na forma de blocos, mostra o esquema básico de uma read only memory (ROM) genérica.

A partir dessas informações, julgue os itens que se seguem.

Existe um conjunto de chaves na saída, os denominados buffers, que são habilitados por meio do terminal  .

1996 Q422906
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima, na forma de blocos, mostra o esquema básico de uma read only memory (ROM) genérica.

A partir dessas informações, julgue os itens que se seguem.

A matriz de dados é o local onde ocorre a gravação dos dados na ROM.

1997 Q422905
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima mostra um Flip-Flop do tipo JK mestre-escravo com entrada preset (PR) e clear (CLR). Considerando essas informações, julgue os itens seguintes.

Os controles PR e CLR dependem da entrada clockpara atuarem.

1998 Q422904
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima mostra um Flip-Flop do tipo JK mestre-escravo com entrada preset (PR) e clear (CLR). Considerando essas informações, julgue os itens seguintes.

Os controles de PR e clear (CLR) estão simultaneamente ligados aos circuitos mestre e escravo.

1999 Q422903
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima mostra um Flip-Flop do tipo JK mestre-escravo com entrada preset (PR) e clear (CLR). Considerando essas informações, julgue os itens seguintes.

Suponha que o controle de preset (PR) assuma o valor zero. Então, para esta condição, a saída Q do circuito também assumirá o valor zero.

2000 Q422902
Engenharia Eletrônica
Ano: 2008
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Tendo como base o circuito lógico mostrado na figura acima, e considerando os sinais aplicados às entradas A e B, julgue os itens que se seguem.

No intervalo considerado, o sinal Y apresenta mais pulsos na posição 1 que o sinal X.