231 Q418803
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue os itens subsequentes.

Se as portas TTL usadas no circuito forem do tipo HS, elas terão um tempo de comutação, de um estado para outro, muito maior do que se as portas forem do tipo LS, e o consumo de potência das portas do tipo HS será menor do que o consumo das portas do tipo LS.

232 Q418802
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue os itens subsequentes.

Se a entrada E assumir o valor 1, então a saída S assumirá o valor 1, independentemente dos valores assumidos pelas variáveis A, B, C e D.

233 Q418801
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue os itens subsequentes.

Se as entradas A, B, C, D e E assumirem, respectivamente, os valores 1, 1, 0, 1 e 1, então a saída S assumirá o valor 1.

234 Q418800
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A tabela verdade acima descreve um circuito combinacional com entradas A, B e C, e saída S. Com relação a essa tabela, julgue os itens que se seguem.

235 Q418799
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A tabela verdade acima descreve um circuito combinacional com entradas A, B e C, e saída S. Com relação a essa tabela, julgue os itens que se seguem.

236 Q418798
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A tabela verdade acima descreve um circuito combinacional com entradas A, B e C, e saída S. Com relação a essa tabela, julgue os itens que se seguem.

237 Q418712
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A tabela acima mostra a tabela verdade de um circuito combinacional com entradas A, B, C e D, e saída S. Com relação a esse circuito, julgue os itens subsequentes.

A expressão mínima, na forma soma de produtos, para esse circuito é dada por

238 Q418711
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A tabela acima mostra a tabela verdade de um circuito combinacional com entradas A, B, C e D, e saída S. Com relação a esse circuito, julgue os itens subsequentes.

A expressão mínima, na forma produto de somas, para esse circuito é dada por

239 Q418709
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

 

O circuito acima representa uma porta lógica digital implementada com a tecnologia NMOS. Os transistores de chaveamento (com entradas vA e vB) são idênticos e do tipo enriquecimento, mas o transistor de carga é do tipo depleção. As tensões de limiar dos transistores de chaveamento e carga são 1 V e -3 V, respectivamente. Para esse circuito, o nível lógico alto (1 digital) é definido como qualquer tensão analógica compreendida entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas peculiaridades:

I se pelo menos um dos transistores de chaveamento ope...

240 Q418708
Engenharia Elétrica
Ano: 2010
Banca: Centro de Seleção e de Promoção de Eventos UnB (CESPE)

A figura acima mostra um circuito sequencial que usa flip-flops JK gatilhados por borda de descida, implementado com circuitos integrados com tecnologia TTL. Nesse circuito, o relógio é um sinal TTL compatível com os circuitos integrados usados e o sinal X é um sinal de controle TTL que pode ter valor lógico 0 ou 1. Com relação a esse circuito, julgue o item abaixo.

Se o sinal X estiver em nível lógico 0, então a sequência realizada pelos bits Q1Q0 será 00 → 01 →11→ 10 → 00, e se repetirá de forma cíclica.