141 Q413728
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
A técnica de montagem de chips (dies) por Solda de Fios (Wire Bonding) apresenta a seguinte vantagem quando comparada com a técnica de flip-chip:
142 Q413721
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Uma característica muito importante de um processo de fabricação de circuitos integrados é a resistência de folha. Com relação a esta característica, assinale a alternativa correta:
143 Q413716
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Avalie as assertivas a seguir sobre estruturas de teste para avaliação de processos de fabricação de circuitos integrados:

I) Um exemplo de estrutura de inspeção visual é o conjunto de linhas.

II) Para realização de testes com conjunto de linhas, são colocadas linhas nas direções x e y do wafer a ser testado.

III) Os conjuntos de linhas podem ser feitos de forma que o período seja constante, mas a largura da linha seja diminuída; o período seja constante, mas a distância entre linhas seja diminuída; ou tanto linha quanto distância entre linhas são diminuídas alterando assim a periodicidade das linhas.

Estão corretas as assertivas:
144 Q413714
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Na fabricação de circuitos integrados, algumas estruturas de teste podem ser usadas para avaliação do processo. Analise as sentenças a seguir: I) Para a correta avaliação do processo de fabricação de um CI, é sempre necessário realizar a caracterização de um componente eletrônico. II) É possível caracterizar partes de um processo de fabricação de CIs por meio de estruturas de teste visual. III) Estruturas de inspeção visual têm como objetivo a avaliação exclusivamente qualitativa. Estão corretas as sentenças:
145 Q413708
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Um inversor MOS foi construído com MOSFETs casados com tensão de limiar, Vt = 0,5V. Sabendo-se que a tensão de alimentação utilizada é VDD = 5V, assinale a alternativa que apresenta o menor valor de tensão de entrada que será considerado como um nível lógico 1.
146 Q413701
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

Um engenheiro realizou alguns testes com um transistor MOSFET de canal N para tentar caracterizá-lo. Ele estudou a variação das tensões entre porta e fonte (VGS), e entre dreno e fonte (VDS). Sendo assim, analise as seguintes asserções feitas:

I) Para uma tensão VGS fixa, acima da tensão de limiar (Vt), variando-se a tensão VDS existe um valor desta última que faz com que o transistor entre na região de saturação.

II) Se VDS = VGS - Vt, a diferença de potencial entre porta e dreno fica igual à tensão de limiar (Vt), e o canal atinge sua largura máxima, ponto a partir do qual mudanças em VDS têm pouco efeito sobre o valor de corrente entre fonte e dreno, e o transistor se diz saturado.

Com relação a estas assertivas, pode-se afirmar que:

147 Q413699
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Uma das características de um transistor MOSFET é a existência de uma tensão de limiar (threshold). Analise as assertivas a seguir, sobre esta tensão:

I) Para tensões entre porta (gate) e fonte (source), VGS, abaixo de uma tensão de limiar (Vt), não haverá ou será muito pequeno o fluxo de corrente entre fonte e dreno.

II) Quando VGS < Vt, a densidade de cargas acumuladas no canal é nula ou muito pequena já que a intensidade de campo elétrico não será suficiente para a formação do canal condutor.

Com relação a essas assertivas, pode-se afirmar que:
148 Q413693
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Um engenheiro realizou diversos testes de caracterização de um capacitor MOS variando a tensão aplicada a seus terminais e medindo a capacitância. Analise as seguintes sentenças:

I) A capacitância varia monotonicamente com a tensão.

II) A variação da capacitância é linear com relação à tensão.

III) A curva CV (Capacitância versus Tensão) apresenta um máximo de capacitância.

Este engenheiro pode concluir que estão corretas as sentenças:
149 Q413682
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Com relação à estrutura dos dados gerados, transmitidos e armazenados durante a execução do fluxo de projeto de circuitos integrados, principalmente utilizando-se as ferramentas comerciais, podemos classificá-los em:
150 Q413680
Engenharia Elétrica
Ano: 2012
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
A política de contingência, dentro do contexto de desenvolvimento de circuitos integrados, visa principalmente: