Questão Q413993
2012 FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Prova: Concurso Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC - Analista Administrativo Área Engenharia Elétrica (ETEA - PRTEVA) - FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO) do ano 2012 Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC

Dentro das possíveis arquiteturas para DFT afirma-se o qu...

Dentro das possíveis arquiteturas para DFT afirma-se o que segue.

I. Para possibilitar o autoteste integrado (‘built-in self test’) em um sistema, é necessária a presença de um bloco de geração automática de vetores de testes e compactação do resultado de teste com o respectivo mecanismo de analise de assinatura de falha.

II. O emprego de técnicas de boundary scan (JTAG) só é possível em sistemas cuja a técnica de testabilidade é o full scan (escaneamento completo).

III. Em mecanismos de compactação da resposta baseados em Multiple-Input Signature Register (MISR), emprega-se uma topologia baseada em Linear-Feedback-Shift-Register (LSFR) que possibilita a detecção de falhas e o diagnóstico preciso das falhas existentes bem como a reconstrução dos vetores aplicados.

Podemos dizer que:

Comentários

Faça login para participar da discussão.

Cadastre-se Gratuitamente
Carregando comentários...