A tabela acima ilustra o mapeamento realizado por um código corretor de erro de bloco, relacionando o bloco de informação com sua correspondente palavra código. A distância mínima, a capacidade de detecção e a capacidade de correção desse código são, respectivamente:
O circuito de lógica digital mostrado na figura acima pode ser simplificado para o circuito:
A Figura 1 acima representa um Circuito Integrado (CI) TTL 7402. Monta-se um circuito digital ligando-se o pino 6 ao pino 1 e o pino 2 ao pino 11 do CI. Considere que o CI esteja em perfeito estado e corretamente alimentado. Se as formas de onda S1, S2, S3 e S4 (Figura 2) forem aplicadas, respectivamente, nos pinos 4, 5, 12 e 13 do CI, a forma de onda produzida no pino 3 será representada por:
Observe abaixo o diagrama de blocos de um gerador de seqüências pseudo-aleatórias (PN). Seqüências PN são empregadas em diversas aplicações, merecendo destaque o uso dessas seqüências na sincronização de receptores digitais e no espalhamento espectral de sistemas CDMA. O aumento da quantidade m de flipflops do registrador de deslocamento empregado no gerador permite que o(a):
A figura acima ilustra o diagrama de um codificador
convolucional de taxa ½, muito empregado na correção de
erros em sistemas de transmissão digital. Nessa figura, X
representa a seqüência binária gerada pela fonte e y1 e y2
são as seqüências codificadas. Admitindo-se que, inicialmente,
os flip-flops armazenem o bit lógico 0 e que a seqüência
de bits de entrada é X={1, 0, 1, 1}, as seqüências codificadas
y1 e y2 são, respectivamente:
O circuito de lógica digital mostrado na figura acima pode ser simplificado para o circuito:
A Figura 1 acima representa um Circuito Integrado (CI) TTL 7402. Monta-se um circuito digital ligando-se o pino 6 ao pino 1 e o pino 2 ao pino 11 do CI. Considere que o CI esteja em perfeito estado e corretamente alimentado. Se as formas de onda S1, S2, S3 e S4 (Figura 2) forem aplicadas, respectivamente, nos pinos 4, 5, 12 e 13 do CI, a forma de onda produzida no pino 3 será representada por:
Observe abaixo o diagrama de blocos de um gerador de seqüências pseudo-aleatórias (PN).
Seqüências PN são empregadas em diversas aplicações, merecendo destaque o uso dessas seqüências na sincronização de receptores digitais e no espalhamento espectral de sistemas CDMA. O aumento da quantidade m de flipflops do registrador de deslocamento empregado no gerador permite que o(a):
A figura acima ilustra o diagrama de um codificador convolucional de taxa ½, muito empregado na correção de erros em sistemas de transmissão digital. Nessa figura, X representa a seqüência binária gerada pela fonte e y1 e y2 são as seqüências codificadas. Admitindo-se que, inicialmente, os flip-flops armazenem o bit lógico 0 e que a seqüência de bits de entrada é X={1, 0, 1, 1}, as seqüências codificadas y1 e y2 são, respectivamente:
A figura acima ilustra parte de um circuito digital e o Mapa de Karnaugh do sinal de saída Y em função dos sinais lógicos de entrada A, B, C e D. Os sinais A e B comandam o multiplexador de quatro entradas e uma saída. Utilizando somente portas NOR com duas entradas, o número mínimo dessas portas para completar o circuito combinacional dentro do quadro pontilhado de maneira que o sinal Y corresponda à lógica apresentada no Mapa de Karnaugh é:
