471 Q424431
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

Um sinal de tensão, obtido através de um sensor analógico, tem duração total de 10 s. Este sinal foi digitalizado com uma certa taxa de amostragem e quantizado em 16 bits por amostra. Os dados obtidos na digitalização ocuparam um espaço em memória de 5 Mbytes. Qual foi a taxa de amostragem, em kHz, usada na conversão A/D (Analógica/ Digital)?

472 Q424430
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

Com relação à arquitetura PC padrão, é INCORRETO afirmar que

473 Q424429
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

474 Q424428
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

Considere a arquitetura implementada a seguir.

Esta arquitetura se refere a um contador do tipo

475 Q424427
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

Considere o modelo de um sistema linear dado pela seguinte representação em espaço de estado:

Os polos deste sistema são:

476 Q424426
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

Considere o sistema de controle em malha fechada ilustrado na figura acima, onde K > 0 representa o ganho a ser ajustado no compensador. Pelo compensador adotado e levando-se em conta o diagrama do lugar das raízes (root locus) desse sistema, conclui-se que o sistema será

477 Q424425
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

A figura acima apresenta um circuito elétrico com fontes de corrente contínua. O capacitor encontra-se operando em regime permanente. A ddp, em volts, entre os terminais X e Y do capacitor é, aproximadamente,

478 Q424424
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

No circuito da figura acima, a tensão do Circuito Equivalente de Thevenin, dada em volts e calculada entre os pontos X e Y, é:

479 Q424423
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

Quando o circuito ilustrado na figura acima estiver no estado QBQA = 00, com Y = 1, os flip-flops B e A executarão, respectivamente, as operações de

480 Q424422
Engenharia Eletrônica
Ano: 2009
Banca: Fundação CESGRANRIO (CESGRANRIO)

A figura acima ilustra o circuito digital que relaciona o sinal F com os sinais binários de entrada X, Y e Z. De acordo com o circuito, a expressão booleana mais simplificada de F em função de X, Y e Z é