1711 Q425636
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)

O acionamento da chave S, mostrada na figura acima, é executado de modo a se obter uma modulação por largura de pulso, com duty-cycle igual a D. Nestas condições, este circuito corresponde a um conversor CC-CC denominado Buck-Boost. Considerando o funcionamento do circuito em regime permanente, é correto afirmar que

1712 Q425634
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)

Do equacionamento de tensões e correntes no circuito apresentado na figura acima, é possível concluir que

1713 Q425632
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)

A figura ilustra um circuito resistivo de corrente contínua. Considerando que os valores dos resistores encontram-se em ohms, a corrente I1, em ampères, que atravessa o resistor de 4 ohms é

1714 Q425630
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)

No circuito da figura acima, o equivalente NORTON entre os pontos X e Y é formado por

1715 Q425628
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)

O circuito apresentado na figura ao lado é um decodificador de endereços, onde o A8 é o bit mais significativo do barramento de endereços. Para ativar o bit Y3 do decodificador, o endereço que deverá ser escrito no barramento, na base 10 é

1716 Q425626
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)

A figura acima apresenta parte de um circuito digital e o Mapa de Karnaugh do sinal G, gerado a partir dos sinais A, B e C. Neste caso, o Mapa de Karnaugh correspondente ao sinal H é

1717 Q425624
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)

A figura acima apresenta o Mapa de Karnaugh do sinal digital F, gerado a partir dos sinais A, B e C, e a tabela verdade do sinal H, gerada a partir de um circuito combinacional entre os sinais F e G. Em um determinado momento, os sinais A, C e H apresentam, respectivamente, os níveis lógicos 0, 1 e 0. Com relação aos níveis lógicos dos sinais B e G nesta situação, pode-se afirmar que

1718 Q425622
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)
A seguir são apresentados circuitos combinacionais cujas entradas X, Y e Z são sinais digitais. Qual o circuito que atende à expressão
1719 Q425620
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)

A figura acima apresenta um circuito ativo e os gráficos dos sinais periódicos V1 e V2. O amplificador operacional pode ser considerado ideal. No intervalo de tempo correspondente a um período de V1, o nível médio do sinal VS da saída do circuito é

1720 Q425618
Engenharia Eletrônica
Ano: 2008
Banca: Fundação CESGRANRIO (CESGRANRIO)

A figura acima apresenta um circuito ativo contendo um amplificador operacional, considerado ideal. A fonte de tensão VE é senoidal. Para que o módulo da defasagem entre os sinais de entrada VE e de saída VS seja 135o em regime permanente, a freqüência  da fonte, em rad/s, deverá ser ajustada para