Push: insere um novo elemento no fi nal da pilha.

Pop: adiciona elementos ao topo da pilha.

Pull: insere um novo elemento no interior da pilha.

Top: transfere o último elemento para o topo da pilha.

Top: acessa o elemento posicionado no topo da pilha.

é interpretado por microprogramas durante sua compilação, gerando microinstruções, que são interpretadas pelo hardware.

é armazenado durante sua interpretação, gerando comandos na linguagem fonte, que são executados pelo hardware.

é interpretado por microprogramas anteriormente à sua execução, gerando instruções compiláveis, que são executadas pelo software de execução.

é interpretado por microprogramas durante sua execução, gerando microinstruções, que são executadas pelo hardware.

gera microprogramas após sua execução, decorrentes de peculiaridades operacionais do hardware.

MATR (memory address transfer register). MRR (memory retrieve register).

MAR (memory address register). MBR (memory buffer register).

MAR (memory actual record). MBBR (memory buffer branch register).

MRA (memory register assign). MBAR (memory buffer access register).

MAR (memory adjust register). MVLR (memory virtual linkage register).

Chave privada do certificado.

Número serial do certificado.

Par de chaves do certificado.

Nome do proprietário do certificado.

Chave pública do certificado.

Autoridade Certifi cadora.

Proprietário do certifi cado.

Remetente de uma mensagem digital assinada.

Autoridade Registradora.

Destinatário de uma mensagem digital assinada.

a primeira possui o problema do gerenciamento de chaves, ao passo que a segunda possui o problema da complexidade binária.

a primeira possui o problema da privacidade da chave universal, ao passo que a segunda possui o problema da criação e distribuição de chaves.

a primeira possui o problema da distribuição e gerenciamento de chaves, ao passo que a segunda possui o problema do desempenho.

a primeira possui o problema do desempenho em redes sem fio, ao passo que a segunda possui o problema do desempenho em ambientes corporativos.

a primeira possui o problema do desempenho, ao passo que a segunda possui o problema da geração de chaves.

Gestão de Recursos, Entrega de Valor, Mensuração de Desempenho, Alinhamento Estratégico e Gestão de Riscos.

Alinhamento Estratégico, Planejamento de TI, Gestão de Infraestrutura, Entrega de Valor e Gestão de Riscos.

Alinhamento Estratégico, Gestão de Recursos, Entrega e Suporte, Segurança da Informação e Gestão de Riscos.

Gestão do Desenvolvimento de Sistemas, Entrega de Valor, Mensuração de Desempenho, Alinhamento Estratégico e Gestão de Riscos.

Gestão Estratégica, Gestão Operacional da TI, Entrega de Valor, Mensuração de Desempenho e Gestão de Riscos.

capacidade, risco, eficiência.

risco, controle, efi cácia.

abrangência, confi abilidade, segurança.

capacidade, cobertura, controle.

confi abilidade, integridade, risco.

Processos de controle de risco PO1 e AI2 do Cobit.

Objetivos de controle do Cobit.

Objetivos de risco interno do Cobit.

Processos de gestão de risco AI2 e ME3 do Cobit.

Procedimentos de controles internos do Cobit.

confi abilidade, disponibilidade, integridade.

efi cácia, efetividade, eficiência.

confi dencialidade, privacidade, integridade.

confi abilidade, resiliência, robustez.

eficiência, produtividade, manutenibilidade.