Considere um Flip-Flop JK, com clock ativado em borda de descida (?) e com duas entradas assíncronas Podemos afirmar que quando: J =0 , K = 0, clock = , a saída Q será :

Alternativa A: 0 (reset síncrono)

Alternativa B: 1 (set síncrono)

Alternativa C: (toggle síncrono ou comutação síncrona)

Considere um Flip-Flop JK, com clock ativado em borda de de

Questão Q919187

2023 (COSEAC) UFF

Engenharia Elétrica

Prova: COSEAC - 2023 - UFF - Engenheiro/Área: Elétrica • UFF

Considere um Flip-Flop JK, com clock ativado em borda de descida (?) e com duas entradas assíncronas Imagem associada para resolução da questão

Podemos afirmar que quando: J =0 , K = 0, clock = Imagem associada para resolução da questão

, a saída Q será :

A 0 (reset síncrono) B 1 (set síncrono) C Imagem associada para resolução da questão

(toggle síncrono ou comutação síncrona) D Q E Inválido

Faça login para participar da discussão.

Cadastre-se Gratuitamente

Carregando comentários...