Questões de Concurso de Engenharia de Telecomunicações

1 Q408285

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

Em que consiste o efeito “Antenna” e como se pode eliminá-lo?

A O efeito “Antenna” surge quando a área total do metal que conecta o gate de um transistor a outros pontos do circuito for excessiva. Nesses casos, tal metal atua como uma antena que, sob a ação de ondas eletromagnéticas presentes no ambiente, acaba por acumular carga suficiente para destruir o óxido de gate desse transistor. Pode-se eliminar esse problema interrompendo linhas de metal muito extensas (fazendo uma conexão em outro nível de metalização), ou ligando-se um diodo diretamente polarizado entre este metal e o substrato para escoar a carga que venha a se acumular. B O efeito “Antenna” surge quando, em função do roteamento, duas áreas suficientemente grandes de metais 1 e 2 se sobrepõem, sendo que o metal 1 está ligado ao gate de um transistor. Nessa situação, o metal 2 atua como uma antena que, sob a ação de ondas eletromagnéticas presentes no ambiente, acaba por induzir carga suficiente no metal 1 para destruir o óxido de gate do transistor a ele ligado. Pode-se eliminar esse problema ligando um diodo diretamente polarizado entre esse metal e o substrato para escoar a carga que venha a se acumular. C O efeito “Antenna” surge quando, em função do roteamento, duas áreas suficientemente grandes de metais 1 e 2 se sobrepõem, sendo que o metal 1 está ligado ao gate de um transistor. Nessa situação, o metal 2 atua como uma antena que, sob a ação de ondas eletromagnéticas presentes no ambiente, acaba por induzir carga suficiente no metal 1 para destruir o óxido de gate do transistor a ele ligado. Pode-se eliminar esse problema blindando a linha de metal 2, aterrando-a. D O efeito “Antenna” surge quando a área total do metal que conecta o gate de um transistor a outros pontos do circuito for excessiva. Nesses casos, tal metal atua como uma antena durante o processo de fabricação e acaba por acumular carga suficiente para destruir o óxido de gate desse transistor. Pode-se eliminar esse problema interrompendo linhas de metal muito extensas (fazendo uma conexão em outro nível de metalização), ou ligando-se um diodo reversamente polarizado entre esse metal e o substrato para escoar a carga que venha a se acumular. E O efeito “Antenna” surge quando a área total do metal que conecta o gate de um transistor a outros pontos do circuito for excessiva. Nesses casos, tal metal atua como uma antena durante o processo de fabricação e acaba por acumular carga suficiente para destruir o óxido de gate desse transistor. Pode-se eliminar esse problema interrompendo linhas de metal muito extensas (fazendo uma conexão em outro nível de metalização), ou ligando-se um diodo diretamente polarizado entre esse metal e o substrato para escoar a carga que venha a se acumular.

2 Q408283

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

O que visa a técnica de Multi-supply voltage, e qual o mecanismo empregado?

A A técnica de multi-supply voltage visa diminuir o consumo total, mas procurando manter a performance do circuito, ao utilizar maiores tensões de alimentação em trechos não críticos do circuito, já que a maior tensão de alimentação resultaria em menor consumo mas em maiores tempos de atraso. Nos caminhos críticos seriam utilizadas tensões menores visando-se otimizar a performance. B A técnica de multi-supply voltage visa diminuir o consumo total ao variar, continuamente, a tensão de alimentação do circuito todo procurando equilibrar um baixo consumo (conseguido em tensões menores) com uma performance aceitável (a velocidade aumenta com o aumento da tensão de alimentação). C A técnica de multi-supply voltage visa diminuir o consumo total, mas procurando manter a performance do circuito, ao utilizar tensões de alimentação menores em trechos não críticos do circuito, já que a menor tensão de alimentação resultaria em menor consumo mas em maiores tempos de atraso. Nos caminhos críticos seriam utilizadas tensões maiores visando-se otimizar a performance. D A técnica de multi-supply voltage visa diminuir o consumo total ao variar, em níveis fixos pré-definidos, a tensão de alimentação de alguns blocos circuitais, procurando equilibrar um baixo consumo (conseguido em tensões menores) com uma performance aceitável (a velocidade aumenta com o aumento da tensão de alimentação). E A técnica de multi-supply voltage visa diminuir o consumo total ao variar, em níveis fixos pré-definidos, a tensão de alimentação do circuito todo procurando equilibrar um baixo consumo (conseguido em tensões menores) com uma performance aceitável (a velocidade aumenta com o aumento da tensão de alimentação).

3 Q408281

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

O que visa a técnica de Multi-Vt, e qual o mecanismo empregado?

A A técnica de multi-Vt visa diminuir o consumo dinâmico mas procurando manter a performance global utilizando células com dispositivos de alto Vt (baixas correntes de fuga mas maiores tempos de atraso) juntamente com células de dispositivos de baixo Vt (correntes de fuga mais altas e menores atrasos). B A técnica de multi-Vt visa diminuir o consumo estático mas procurando manter a performance global utilizando células com dispositivos de alto Vt (baixas correntes de fuga mas maiores tempos de atraso) juntamente com células de dispositivos de baixo Vt (correntes de fuga mais altas e menores atrasos). C A técnica de multi-Vt visa diminuir o consumo estático mas procurando manter a performance global alterando de forma dinâmica, através do fenômeno de efeito de corpo, a tensão de Vt dos transístores. D A técnica de multi-Vt visa diminuir o consumo dinâmico mas procurando manter a performance global alterando de forma dinâmica, através do fenômeno de efeito de corpo, a tensão de Vt dos transístores. E A técnica de multi-Vt visa diminuir o consumo estático mas procurando manter a performance global alterando de forma dinâmica, através do fenômeno de efeito de corpo, a tensão de Vt dos transístores.

4 Q408280

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

A função da entrada ENABLE (habilitar) em um circuito integrado multiplexador é a de

A habilitar a entrada CLEAR (apagar) a aplicar o nível lógico baixo na saída do CI multiplexador. B permitir a alteração de estados nas bordas de subida do sinal CLK (relógio). C ativar metade das entradas do CI multiplexador. D ativar todas as entradas do CI multiplexador. E permitir a alteração de estados nas bordas de descida do sinal CLK (relógio).

5 Q408278

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

Quatro flip-flops JK estão conectados em cascata por suas saídas Q, com suas entradas J e K constantes em nível alto. Se a frequência de relógio no primeiro flip-flop é de 400 kHz e se a entrada de relógio nos flip-flops é invertida, a frequência de saída é igual a

A 100 kHz. B 50 kHz. C 1,6 MHz. D 800 kHz. E 25 kHz.

6 Q408276

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

As seguintes assertivas constituem características comuns aos contadores síncronos em anel e em anel torcido ou de Johnson, EXCETO:

A retornam ao estado inicial após atingirem seus limites de contagem. B são mais lentos se comparados aos demais contadores síncronos. C são mais rápidos se comparados aos demais contadores síncronos. D possuem um único relógio (clock) comum a todos os flip-flops. E é definido seu módulo pelo número de flip-flops.

7 Q408274

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

A única diferença entre os flip-flops JK e RS, no que concerne ao seu funcionamento, consiste no fato de que

A para que o flip-flop JK somente mude seu estado na borda de descida da forma de onda CLK (clock) as entradas J e K devem estar em nível alto. B para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas R e S devem estar em nível alto. C para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas J e K devem estar em nível alto. D para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas R e S devem estar em nível baixo. E as mudanças de estado do flip-flop JK ocorrem somente na borda de subida da forma de onda CLK (clock).

8 Q408272

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

A 0000000000. B 1111111111. C 1110001110. D 1010101010. E 0001110001.

9 Q408268

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

Considere a operação do software Analog Design Environment a partir da sua janela principal. Deseja-se configurar um estímulo a um circuito. Sobre essa ação, considere as alternativas abaixo. A alternativa FALSA é a que diz que

A os estímulos podem ser configurados na guia “Analyses - Stimuli” na janela de simulação. B a adição de símbolos de fontes de estímulos ao esquemático os introduz automaticamente. C os estímulos podem ser configurados na guia “Setup - Stimuli” na janela de simulação. D os estímulos podem ser configurados isoladamente e salvos em um arquivo de estímulos. E o campo “Function” da guia “Setup - Stimuli”, acessível a partir da janela de simulação, possibilita a seleção de vários formatos de onda para os estímulos.

10 Q408266

Engenharia de Telecomunicações

Ano: 2012

Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

A linguagem VerilogAMS HDL (Analog and Mixed-Signal Extensions to Verilog Hardware Description Language) estende as características de uma linguagem de modelagem digital para prover uma linguagem unificada com semânticas analógicas e digitais e com compatibilidade retroativa. A respeito da linguagem VerilogAMS HDL, a afirmação FALSA é que contém as informações de que

A números reais discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números reais. B números inteiros discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números inteiros. C números inteiros discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números reais. D bits discretos e agrupamentos de bits (ex.: barramentos) somente são acessados por variáveis no contexto contínuo (analógico) como números inteiros. E o acesso de variáveis a agrupamentos discretos com mais de 31 bits não é permitido.

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Comentários

Acesso Restrito

Estatísticas da Questão