I

II

III

I e II

II e III

I e IV, apenas.

II e III, apenas.

I, II e III, apenas.

II, III e IV, apenas.

I, II, III e IV.

{B(x), B(y)}

{B(g(y)), B(y)}

{¬ A(x), A(g(x))}

{¬ A(x), A(g(x)), B(x)}

{ A(x), B(x), A(g(y)), B(y)}

0

1

2

3

4

I e II

I e III

II e III

II e IV

III e IV

bloqueio em duas fases básico (two-phase locking)

comprometimento em duas fases (two-phase commit)

ferir-esperar (wound-wait)

leitura comprometida (committed read)

paginação sombra (shadow paging)

11

13

15

17

19

0

1

2

3

4

SISD, se existem várias sequências de instruções e de dados, como nas arquiteturas paralelas Von Neumann e nos processadores que implementam pipeline.

SIMD, se uma única unidade de controle executa instruções distintas simultaneamente, em unidades lógicas e aritméticas diferentes, compartilhando o barramento de controle.

SIMD, se várias unidades de memória são conectadas em uma arquitetura do tipo NUMA ou COMA, em uma arquitetura com topologia do tipo totalmente conectada.

MISD, quando várias instruções diferentes operam sobre vários conjuntos de dados.

MIMD, que consiste em múltiplos processadores interconectados, cada um dos quais executa instruções de forma completamente independente dos demais.